ATLAS実験アップグレード用シリコン検出器 の試験システムの開発

大阪大学大学院 理学研究科物理学専攻 山中卓研究室 博士前期課程2年

矢島 和希

2016年2月

概要

スイス・ジュネーブに位置する陽子・陽子衝突型加速器 Large Hadron Collider (LHC)の衝突点の一つには、ATLAS 検出器が設置され、ヒッグス粒子の性質の精 査や、新物理の探索を目的とした ATLAS 実験が行われている。

2026年頃に、LHCは統計量の増加を目的として高ルミノシティ化される予定で、 その高ルミノシティ環境に対応するため、ATLAS検出器のアップグレードも計画 されている。特に、内部飛跡検出器は更なる微細化を目標に総入れ替えを予定し ており、現在、そのためのシリコンセンサの開発が進められている。

シリコンセンサの性能評価は、高いエネルギーのビームを用いて行う(ビーム試験)。ビーム試験では、粒子入射位置を高い精度で特定するための参照用の飛跡検 出器であるテレスコープが必要である。また、テレスコープと評価対象となる検 出器との読み出しシステムが統合されていることも、ビーム試験を円滑に行う上 で重要な要素となる。

本研究では、ATLAS アップグレード用シリコン検出器の試験に用いるテレス コープ (SVX テレスコープ)と、SVX テレスコープと評価対象検出器との統合読 み出しシステムの開発を行った。SVX テレスコープ開発では、読み出しに用いる ファームウェアとソフトウェアの開発を行い、実験室において基本動作の確認を 行った。また、試験用システムとして、SVX テレスコープと評価対象検出器との 統合読み出しシステムを開発した。さらに、その使用実例を示すために、内部飛 跡検出器用ピクセル検出器の読み出しシステムを開発した統合読み出しシステム に組み込んだ。そして、開発した試験用システムを用いてビーム試験を行い、オ ンラインでイベント再構成が可能であることを確かめ、試験用システムが正常に 動くことを示した。SVX テレスコープについては、オフライン解析ソフトウェア を作製することにより性能評価を行い、設定していた開発目標を越える位置分解 能 9.75 µm を達成していること、全てのセンサにおいて検出効率が 98%以上であ ることを示した。以上の結果から、開発した試験用システムは、ATLAS実験アッ プグレード用シリコン検出器の性能評価に用いることができると結論付けた。

目 次

第 1章	序論	12
1.1	LHC/ATLAS 実験	12
	1.1.1 ATLAS 検出器	13
1.2	LHC/ATLAS 実験のアップグレード計画	13
	1.2.1 HL-LHC	13
	1.2.2 シリコン検出器アップグレード	13
1.3	ATLAS 実験アップグレード用シリコン検出器	14
	1.3.1 開発状況	14
	1.3.2 テレスコープを用いた性能評価	15
1.4	本研究の目的	16
第2章	SVX テレスコープの開発	17
2.1	SVX テレスコープ	17
	2.1.1 開発目標	17
	2.1.2 シリコンストリップセンサ	18
	2.1.3 信号読み出し用 ASIC SVX4	19
	2.1.4 汎用読み出し基板 SEABAS2	23
2.2	読み出しファームウェア開発	24
	2.2.1 概要	24
	2.2.2 読み出しにおける不安定性とその解決	24
	2.2.3 電荷収集効率補正用 TDC の実装	27
2.3	読み出しソフトウェア開発.......................	30
	2.3.1 概要	30
	2.3.2 自動較正機能の実装	30
2.4	筐体制作	32
第3章	SVX テレスコープの動作試験	35
3.1	基本動作	35
	3.1.1 ペデスタル	35
	3.1.2 テスト電荷の入射	39
	$3.1.3$ β 線源による試験	41
	3.1.4 電荷収集効率補正用 TDC	41
3.2	自動較正機能	44

	3.2.1 マスクチャンネル判定	44
	3.2.2 ゲイン測定	44
	3.2.3 トリガレイテンシスキャン	48
3.3	事象取得レート	49
第 4章	SVX テレスコープを用いたシリコン検出器の試験用システムの開発	52
4.1	ATLAS 実験アップグレード用ピクセル検出器との統合	52
	4.1.1 ATLAS 実験アップグレード用ピクセル検出器について	52
	4.1.2 SEABAS2 を用いたピクセル検出器の読み出し	54
4.2	Trigger Logic Unit を用いた事象データ統合	56
	4.2.1 BUSY 信号によるトリガ Veto	57
	4.2.2 タイムスタンプを用いた事象再構成の確認	58
	4.2.3 動作確認	58
4.3	ビーム試験用ソフトウェアフレームワーク SCTJDAQ	58
	4.3.1 実験室での動作確認	62
第5章	ビームを用いた動作試験	67
5.1	2015 年 12 月 Fermilab ビーム試験	67
	5.1.1 ビーム試験施設概要	67
	$5.1.2 \forall $	67
5.2	試験システムの動作確認	68
5.3	SVX テレスコープの性能評価	72
	5.3.1 オフライン解析ソフトウェア	72
	532 解析結果	76
		10
第6章	結論	87

図目次

1.1	LHC の概略図 ^[1] 。衝突点にはそれぞれ、ATLAS、CMS、LHC-B、	
	ALICE の検出器が置かれている。鉛直方向のスケールや、各構造物	
	は強調して描かれている。.......................	12
1.2	ATLAS 検出器の全体イメージ ^[2] 。	13
1.3	現行の内部飛跡検出器 ^[2] 。ただし、この図では 2014 年に設置され	
	た IBL 検出器は描かれていない。	14
1.4	HL-LHCの5年間の運転における内部飛跡検出器の放射線被曝量 ^[4] 。	15
2.1	SVX テレスコープに用いるシリコンストリップセンサ。写真はす	
	でに本体基板に実装された状態である。上部の色が違う領域には、	
	poly-Siを用いてバイアス抵抗が実装されている。下部には、読み出	
	し ASIC へ繋がるワイヤが見える。	18
2.2	SVX テレスコープのシリコンストリップセンサの断面図 (点線右)	
	と等価回路 (点線左)。	18
2.3	SVX テレスコープに用いる信号読み出し用 ASIC である SVX4。写	
	真は、本体基板に実装済みのものである。上部にはセンサへ繋がる	
	ワイヤが見える。.............................	20
2.4	SVX4の1チャンネル回路図 ^[5] 。	21
2.5	パイプラインの書き込みと読み出しにおける信号のタイミング図。	
	パイプラインの各コンデンサへの信号の記録は、FECLK に同期し	
	て行われる。FECLK が High である間はコンデンサのリセットが行	
	われ、Low の間のプリアンプ出力の変化分がコンデンサに記録され	
	る。PickDel を 4 に設定した場合、赤矢印で示した位置において電	
	荷が記録されたコンデンサから信号が読みだされる。......	21
2.6	SVX テレスコープ本体基板。	22
2.7	SEABAS2。基板の大きさは 195 mm×140 mm である。	23
2.8	本体基板と SEABAS2 が接続された状態の SVX テレスコープ。	24

- 2.9 SVX テレスコープ読み出しファームウェアのブロック図。上からト リガ処理部、SVX4 制御部、データ読み出し部に分けられる。実線 はFPGA の内部信号と制御信号の流れ、破線は PC へ送られるデー タの流れを表す。1 つの制御信号が4枚の SVX テレスコープ本体基 板に分配される。すなわち、全ての SVX4 は全く同じ制御信号を受 け取っているだけである。Trigger Logic Unit とそれに関係する信 号 (点線で表す) は、4.2 節にて後述する。
- 2.10 タイミング違反とメタステーブル現象。クロック信号の立ち上がり 付近、赤く色づいた領域は、FFの出力を安定させるためには入力 を変化させてはいけない時間領域を表す。メタステーブル現象は通 常、数 ns で収まるが、その後の出力の値は保証されない。 26

25

- 2.11 クロック間での信号の受け渡しにおける、信号のタイミング図。FF の色は、動作クロックの違いを表している。図左側においては、Bと Cの間に挟まれている回路によって、Cへの入力が遅延し、メタス テーブル現象が伝播している。また、Bへの入力のデータ保持期間 が短いため、データの取りこぼしの可能性も残っている。図右側で は、Bの直後にFF(図中X)を挿入し、更にBへの入力のデータ保 持期間を長く取ることにより、メタステーブル現象の伝播と、デー タの取りこぼしを防いでいる。
- 2.12 ロジックアナライザを用いて見た SVX テレスコープの出力信号波形。SVX テレスコープの1枚の本体に実装されている4枚の SVX4は、データの出力ラインを共有しており、Daisy Chain によってトークンを受け渡すことにより、決まった順番にデータを出力する。しかしこの図では、3枚目のSVX4のデータ出力が終わってから、4枚目のSVX4のデータが全く出力されずに待機状態となっている。...28

2.16	トリガレイテンシスキャンの概念図。Coarse Scan では、SVX4の 設定レジスタ PickDelの値を変化させてゆくことによって、信号の 記録されているコンデンサを探索する。Fine Scan では、トリガレ	
	イテンシの長さを微調整して、全ての信号が1つのコンデンサに収	
	まるようにする。	33
2.17	SVX テレスコーフを収めた筐体の写具。固定具とレールによって、 容易に固定かつビーム軸方向へスライドすることができる (図右部)。	34
3.1	ランダムな間隔でトリガを入れた時の ADC 分布。ある1枚の SVX4	
	について、全チャンネルの ADC 分布を足しあけた。ただし、セン	0.0
9.0	サの端にめたるナヤンネルは振る舞いか異なるため际外した。	36
3.2	ヘナスタルの変化。 傾軸は事家番号、 縦軸は ADC 値で、 のる SV X4	90
<u></u>	の主ナヤンイルのADU 値を里ね音さしている。	30
3.3	解例によりケールを取り除いて待られた、ケスタルビーク。近似曲 娘は正担公在を用いていて	97
94	禄は正視力中を用いている。	37
0.4	1 ついてンサについてい合うマンネルのペノスラルの干切値。 桃軸 がペデフタルの玉均値で調差棒け DMS を表す 構動けチャンラル	
	※「ハノルの」の個く設定性は MMS を衣り。 傾軸は ノキン イル 釆号である	28
35	田 5 C 6 5 。	38
3.6	RTPS 機能をオンとオフにした場合の各チャンネルのペデスタルの	00
0.0	平均値。赤が BTPS 機能オンの場合、青がオフの場合である。誤差	
	棒は BMS を表す。	39
3.7	テスト電荷を入射した時の各チャンネルの ADC 分布。横軸がチャ	
	ンネル番号、縦軸が ADC 値である。4 チャンネル毎にテスト電荷を	
	入射したチャンネルとしていないチャンネルが並んでいる。	40
3.8	テスト電荷入射用外部電源の電圧と、テスト電荷が入射されたチャ	
	ンネルの ADC 値の平均との関係。ADC 値には、平均値の誤差に基	
	づき誤差棒をつけているが、小さいため見えない。直線は、ペデス	
	タルを除いた6点で近似したものである。赤点は内部電源 (仕様値	
	0.833 V) による点。	40
3.9	SVX テレスコープとβ線源、プラスチックシンチレータ検出器の位	
	置関係。SVX テレスコープ本体基板の側にある灰色の線は、本体基	
	板に接着されたセンサを表す。	41
3.10	SVX テレスコープの1つのセンサについてみた、β 線源による試験	
	の際の各チャンネルの ADC 分布。横軸はチャンネル番号、縦軸は	
	ADC 値を表す。センサのチャンネル番号 180 付近で、最もゲインが	
	大きくなっているように見えるが、これはβ線源の中心がこの付近	
	にあり、統計数の違いによるものである。	42

3.11	eta 線源による試験の際の、 2 枚の SVX テレスコープ本体基板で見た、	
	ヒット検出位置の相関。横軸は線源に近い方の SVX テレスコープ	
	本体基板のヒット検出位置、縦軸は線源から遠い方の SVX テレス	
	コープ本体基板のヒット検出位置である。ヒット検出位置はここで	
	は、センサ中で最大の ADC 値を持つチャンネルの位置を指す。	42
3.12	TDC の値と遅延時間の関係。横軸が遅延時間、縦軸が TDC の値で	
	ある。各遅延時間において 100 事象のデータを取得している。箱の	
	中の数字は、そのビンにおける事象数を表す。........	43
3.13	β線源による試験で得られた、電荷収集効率補正用 TDC の値と ADC	
	分布の関係。横軸はある1枚の SVX4 の全てのチャンネルの ADC	
	分布、縦軸は TDC の値である。	44
3.14	マスク前の各チャンネルのペデスタルピークの平均値と RMS(誤差	
	棒)。常に ADC 値 255 を返すチャンネルや、常に ADC 値 0 を返す	
	チャンネルが存在していることがわかる。	45
3.15	マスクされたチャンネル。緑色に塗られた領域は、その場所に、SVX	
	テレスコープ本体基板の裏表に貼られた 2 枚のセンサのうち、片面	
	のみマスクチャンネルがあることを表し、黄色に塗られた領域は、	
	両面ともマスクチャンネルがあることを表している。	45
3.16	マスクチャンネル判定機能でマスクを行った後の各チャンネルのペ	
	デスタルピークの平均値と RMS (誤差棒)。	46
3.17	あるチャンネルにおけるゲインカーブ。赤線は各点を最もよく近似	
	する直線である。最も左下の点はペデスタルであり、この点は直線	
	近似には用いていない。	46
3.18	各チャンネルについて求めたゲインの分布。赤線は正規分布による	
	近似曲線。	47
3.19	各チャンネルについて求めたノイズ量の分布。赤線は正規分布によ	
	る近似曲線。	47
3.20	センサに全空乏化電圧を印加した時の、各チャンネルについて求め	
	たノイズ量の分布。赤線は正規分布による近似曲線。	48
3.21	Coarse Scan の結果。横軸は SVX4 の設定用レジスタの1つである、	
	PickDelの値。縦軸が閾値を超えたチャンネルの数 (ヒットチャンネ	
	ル数) である。	49
3.22	Fine Scan の結果。横軸はトリガにかけた遅延の量、縦軸はヒット	
	チャンネル数である。	50
3.23	Data Sparsification 機能をオフにした場合の事象取得レート。横軸	
	が入力したトリガの平均周波数、縦軸が実際に取得できた事象取得	
	$\nu - h_{\circ}$	50
3.24	Data Sparsification 機能をオンにした場合の事象取得レート。	51

- 4.1 ピクセル検出器の ToT とテスト電荷入射量の関係^[12]。あるテスト 電荷の入射量に対して、100 事象のデータを取得している。 54
- 4.3 ピクセル検出器読み出しファームウェアのブロック図。上からトリ ガ処理部、コマンド送信部、データ読み出し部に分けられる。実線 は FPGA の内部信号とコマンドの通り道、破線は PC へ送られる データの通り道を表す。4枚の FE-I4B に向けて、コマンドの通り道 を表す矢印は1つしか書かれていないが、実際には FE-I4B のそれ ぞれで別々に用意されており、どれか1つだけ、あるいは同時に全 てにコマンドを送信することが可能である。また、トリガ処理部は SVX テレスコープで開発したものを、そのまま使っている。.... 55
- 4.5 TLUを用いて、SVX テレスコープとDUTを同時に読出す場合の接続図。
 57
- 4.6 タイムスタンプ不一致の一例。表の列は、左から事象番号、SVX テ レスコープのタイムスタンプ、ピクセル検出器のタイムスタンプを 表す。左の表では、SVX テレスコープ側に余分な事象が、右の表で は、ピクセル検出器側に余分な事象が入って、タイムスタンプがず
- 4.8 SCTJDAQ の Graphical User Interface (GUI) 画面。ウェブブラウ ザを用いて表示している。Start、Stop などのコマンドや、設定ファ イル、ラン番号の設定などが、この GUI を通じて行える。.....60
- 4.9 SVX テレスコープとピクセル検出器の読み出しソフトウェアを組み 込んだ SCTJDAQ のブロック図。赤い四角はプロセス、オレンジの 矢印はデータの流れを表す。データ送受信のためのプロセス間通信 には POSIX Message Queue を用いている。

4.10	SCTJDAQのEventMerger モジュールに実装された、事象ずれ補正	
	機能の図解。左から順に1事象づつ、EventMerger モジュールの動	
	作を描いてある。灰色の矢印の上に書かれた長方形は、各検出器の	
	Reader モジュールが出力する事象データ、その中の数字はタイムス	
	タンプを表す。EventMerger モジュールでは、各検出器の Reader モ	
	ジュールから送られてきた事象データを統合し、さらに下流へと送	
	信する。タイムスタンプの不一致を検知すると、次の事象でダミー	
	データを挿入することにより、さらにその次の事象の不一致を解消	
	する。	62
4.11	オンライン解析機能により、ウェブブラウザ上に表示された各種ヒ	
	ストグラム。ヒストグラムはそれぞれ、SVXテレスコープの各チャ	
	ンネルの ADC 値分布 (左上)、SVX テレスコープのヒット位置の分	
	布 (右上)、ピクセル検出器のヒット位置の分布 (左下)、ピクセル検	
	出器の ToT 値分布 (右下) である。ランダムな間隔でトリガを入力	
	しているので、それぞれのヒット位置の分布ではノイズによって生	
	じた偽のヒットが見えている。	63
4 12	EventMerger モジュールが出力したデバッグ用ログ. Magic Data は	00
1.12	16 進数の識別子であり Oxfe14 がピクセル検出器 Oxfe210 が SVX	
	テレスコープを表している 事象番号 6504 でタイムスタンプのず	
	れが生じているが、次の事象番号 6505 でピクセル検出器のデータ	
	が $\vec{Y} = \vec{Y} = \vec{Y}$ (識別子 0xfff) に置き換えられ さらに次の事象	
	番号 6506 では タイムスタンプのずわが解消している	64
/ 13	SCT IDAOの事象取得レート SVX テレスコープのData Sparsifica-	04
4.10	tion 機能を動作させたかった提合(1 再免あたりのデータ $=$ 4986 byta)	
	$tion((R と 動) F と と なん フ に 物 日 (1 事 家 の に り の) -) \equiv 4200 \text{ byte})。構 軸 が \lambda 力] た ト リ ガ の 平 均 周 波 数 一 縦 軸 が 実 際 に 取 得 べ き た 東 象$	
	個報が八月した「リカット 均向仮奴、 減額が天际に取得てさた事家 取得しート	64
111	取得 Г の ェ の エ の エ の エ の エ の ロ の の ロ の	04
4.14	solidad の事家取得レート。SVA ノレスユーノの Data Spaisin-	
	200 byte) 構動が入力したトリガの平均周波数 縦軸が実際に取得	
	500 byte,。領知がハラビに「アガツ」将向彼奴、福和が天际に取得 できた事免取得しート	65
		05
5.1	Fermilab ビーム試験でのセットアップ図。図では省略しているが、	
	トリガカウンタとして用いる2つのプラスチックシンチレータは、そ	
	れぞれ Discriminator モジュールを経由し、Coincidence モジュール	
	を通じて TLU のトリガ入力へ繋がる。SVX テレスコープとピクセ	
	ル検出器のそれぞれのセンサには、全空乏化電圧 (SVX テレスコー	
	プでは +80 V、ピクセル検出器では –200 V) を印加している。	69

5.2	SVX テレスコープとピクセル検出器、プラスチックシンチレータ	
	検出器の横から見た配置図。6 つ並んだ縦線は、緑色が SVX テレス	
	コープの本体基板、橙色がピクセル検出器の本体基板を表し、両端	
	にある水色の長方形はプラスチックシンチレータ (大きさ 55 mm ×	
	10 mm × 5 mm)を表す。プラスチックシンチレータは、ビーム上流	
	側では鉛直下向きに、ビーム下流側では画面に垂直な向きに取り付	
	けられている。本体基板の側に描かれている、灰色の線は本体基板	
	に取り付けられたセンサを表す。図中に描かれている数字は距離で、	
	単位は mm である。	70
5.3	ビーム試験で得られた、オンライン解析によるヒット位置分布。横	
	軸、縦軸ともにセンサのチャンネル番号となっている。・・・・・・	71
5.4	ビーム試験で得られた、オンライン解析による、SVX テレスコープ	
	とピクセル検出器のヒット位置の相関。	71
5.5	ビーム試験で取得したデータを、オフライン解析して得た、SVX テ	
	レスコープのヒット位置分布と SVX テレスコープとピクセル検出	
	器のヒット位置の相関分布。図 5.3、図 5.4 と異なり、 横軸と縦軸	
	を、ともにセンサ中の位置 (単位 μm) で表した。	72
5.6	開発したオフライン解析ソフトウェアの概略図。赤く色付けされた	
	四角は各工程ごとに分割した実行ファイル、灰色に色づけされた四	
	角は中間ファイルである。オレンジの矢印は実行する順番を表して	
	いる。	73
5.7	今回のビーム試験で得られた、電荷収集効率補正用 TDC の値と ADC	
	分布の関係。横軸はある1枚の SVX4 の全てのチャンネルの ADC	
	分布、縦軸は TDC の値である。以降の解析においては、赤矢印で	
	示した領域の事象を選別削除した。............	74
5.8	ビーム試験で得られた、SVX テレスコープの収集電荷分布。横軸が	
	収集電荷量、単位は電子数である。近似曲線はランダウ分布を用い	
	ている。	77
5.9	クラスタ中で最大の電荷を得たストリップの位置と、重心法を用い	
	て求めたヒット位置との相対位置の分布。3 から6までの各クラス	
	タサイズについて求めた分布を積み上げている。	77
5.10	図 5.9を積分し、それを縦軸にスケールと平行移動させ、(-25, -25)	
	、(25, 25) の 2 点を通過するようにしたもの。横軸は重心法で得た相	
	対ヒット位置であり、その点における縦軸の値が補正後の相対ヒッ	
	ト位置となる。単位は縦軸、横軸ともに μm である。	78
5.11	補正後の相対ヒット位置分布。重心法で得た相対ヒット位置からの	
	変換には、表を用いているため、補正後の相対ヒット位置は離散的	
	な値をとる。補正後の相対ヒット位置 0 μm 付近において、分布が	
	一様ではないのは、その離散性の影響である。・・・・・・・・・・	79

5.12 重心法と補正重心法によって得られた、テレスコープ2のx方向の	
センサについての残差分布。	79
5.13 アラインメントを繰り返したことによる変位量の推移。横軸が繰り	
返しの回数、縦軸が変位量の各成分を表す。..........	81
5.14 アラインメント前後の、テレスコープ0のx方向のセンサについて	
の残差分布。	82
5.15 テレスコープ1のx方向センサのクラスタサイズが3と4の場合に	
ついてみた、テレスコープ0のx方向センサについての残差分布。	
ただし、テレスコープ0については、x方向センサのクラスタサイ	
ズが3の事象のみを選び出し、ヒット位置の算出には補正重心法を	
用いず、ヒットチャンネルのストリップの位置をヒット位置とした。	82
5.16 テレスコープ0のx方向センサについての残差分布を、テレスコー	
プ0のx方向センサのクラスタサイズが3の場合と4の場合につい	
てみたもの。全てのセンサにおいて、ヒット位置の算出には補正重	
心法を用いている。	83
5.17 テレスコープ0のx方向センサとテレスコープ1のx方向センサに	
ついてのクラスタサイズの相関分布。横軸がテレスコープ0のx方	
向センサのクラスタサイズ、縦軸がテレスコープ0のx方向センサ	
のクラスタサイズである。	84
5.18 全てのセンサについて、飛跡とセンサとの交点の位置によるヒット	
検出効率の分布を求め、それらを全て掛け算して作成した分布。こ	
の時の閾値 X は 200 μm である。周辺部のヒット検出効率が 0 であ	
る領域は、トリガカウンタによってカバーされていない領域である。	
検出効率が落ちている筋状の領域は、マスクチャンネルによるもの	
である。図 5.19 と表 5.1 においては、マスクチャンネルの効果を除	
いたヒット検出効率を評価するために、飛跡とセンサとの交点が図	

中の白い破線で囲まれた領域にある事象のみを解析に使った。... 85 5.19 テレスコープ0のy方向のセンサについてのヒット検出効率の、ヒッ ト検出の判定に用いた閾値による変化。横軸は、ヒット検出の判定 に用いる閾値であり、縦軸がヒット検出効率である。..... 85

表目次

- 2.1 SVX テレスコープに用いるシリコンストリップセンサの仕様。 ... 19
- 4.1 ピクセル検出器信号読み出し用 ASIC FEI4 の仕様。 53

4.2	SCTJDAQ でデータ取得を行った時の、各モジュールが1事象分の	
	データ処理に費やした時間。上流のモジュール (検出器) からのデー	
	タ待ちや読み込み、下流のモジュールへのデータ送出にかかる時間	
	は含まれていない。	66

5.1 SVX テレスコープの各センサごとに求めたヒット検出効率。誤差 は、ヒット検出効率が二項分布に従うとして求めた。 86

第1章 序論

1.1 LHC/ATLAS 実験

Large Hadron Collider (LHC) は、欧州原子核機構 (CERN) によってスイス・ジュ ネーブ近郊の地下およそ 100 m に建設された、周長 26.7 km の陽子・陽子衝突型加 速器である。LHC には 4 つの陽子・陽子衝突点があり、衝突に伴って放出される 生成粒子を観測するための大型検出器がそれぞれに置かれている。図 1.1 に LHC と、各衝突点に設置された検出器の概略図を示す。2016 年現在、世界最高である 陽子エネルギー 6.5 TeV、衝突エネルギーにして 13 TeV で運転しており、エネル ギーフロンティア領域での実験を可能にする現在唯一の加速器である。



図 1.1: LHC の概略図^[1]。衝突点にはそれぞれ、ATLAS、CMS、LHC-B、ALICE の検出器が置かれている。鉛直方向のスケールや、各構造物は強調して描かれて いる。

LHCの衝突点の一つである Point 1 には大型汎用検出器 ATLAS 検出器が設置 され、ATLAS 実験[†]が行なわれている。2012 年に ATLAS 実験自身によって発見 されたヒッグス粒子の性質測定、標準模型の検証、超対称性粒子や余剰次元模型 などの新物理による現象の探索を目的として、現在も運用が進められている。

[†]LHC プロジェクトと合わせて、LHC/ATLAS 実験と表記されることもある。

1.1.1 ATLAS 検出器



図 1.2: ATLAS 検出器の全体イメージ^[2]。

図 1.2 に示すように、ATLAS 検出器はビームと軸を共にする直径 25 m、長さ 44 m の円筒形で、衝突点を取り囲むようにして置かれている。これにより衝突で 生じた粒子をほぼ取りこぼすことなく観測、識別することが可能になっている。 ATLAS 検出器は、複数の検出器からなる層状の構造をしており、大きく、内側か ら内部飛跡検出器、電磁カロリメータ、ハドロンカロリメータ、ミューオン検出器 に分けられる。

1.2 LHC/ATLAS 実験のアップグレード計画

1.2.1 HL-LHC

2026 年頃から開始予定の Run4 に向けて、LHC は High-Luminosity LHC (HL-LHC) へとアップグレードされる計画である ^[3]。HL-LHC では、瞬間ルミノシティが現行の 1×10^{34} cm⁻²s⁻¹ と比べ5 倍の 5×10^{34} cm⁻²s⁻¹ になる予定で、統計量の増加により 2037 年ごろまでに積分ルミノシティ3000 fb⁻¹の達成を目指している。この高ルミノシティ化に伴い、1 バンチあたりの陽子・陽子衝突数は平均で140 になると想定されている。

1.2.2 シリコン検出器アップグレード

HL-LHC化に伴って、ATLAS検出器最内層に位置する内部飛跡検出器は全ての 検出器を入れ替える予定である^[4]。 内部飛跡検出器は図1.3に示すように、複数の検出器からなる層状の構造をしており、Insertable B-Layer(IBL)、ピクセル検出器 (Pixel:Pixel Detector)、シリコンストリップ飛跡検出器 (SCT:SemiConductor Tracker)、遷移輻射検出器 (TRT:Transition Radiation Tracker) からなる。TRT 以外の検出器はシリコン検出器であり、IBL、Pixel は信号読出し端子を2次元格子状に並べたピクセル型、SCT は細長い信号読出し端子を1次元に並べたストリップ型となっている。



図 1.3: 現行の内部飛跡検出器^[2]。ただし、この図では 2014 年に設置された IBL 検出器は描かれていない。

HL-LHCの高ルミノシティ環境下においては、1 バンチ衝突あたりのヒット数の割合であるヒット占有率の増加が見込まれているので、アップグレード後の内部飛跡検出器は全てをシリコン検出器で構成し、微細化することによってヒット占有率を下げる。また、図 1.4 に示すように、検出器の放射線損傷の激化 (最大 $1.4 \times 10^{16} (1 \, \mathrm{MeV} \, \mathrm{n_{eq}/cm^2})^{\dagger}$)も予想されているため、高放射線耐性を持ったシリコン検出器の開発が進行している。

1.3 ATLAS実験アップグレード用シリコン検出器

1.3.1 開発状況

現在、ATLAS 実験アップグレード用シリコンセンサの開発が進められている。 開発には日本からも、ATLAS 日本シリコングループとして参加しており、浜松ホ トニクスと共同でプロトタイプとなるシリコンピクセルセンサとシリコンストリッ

[†]1 MeV n_{eq} /cm² という単位は、1 cm² あたりの被曝量を、1 cm² あたりに通過した 1 MeV の中 性子の粒子数へと換算したものである。



図 1.4: HL-LHC の 5 年間の運転における内部飛跡検出器の放射線被曝量^[4]。

プセンサの製造を既に行っている。製造したプロトタイプの性能評価を行い、期 待される電荷量に対する、実際に得られた電荷の割合である電荷収集効率を測定 し、次のプロトタイプの製造にその情報を用いる。プロトタイプの性能評価にお いては、プロトタイプとは別に、テレスコープと呼ばれる参照用飛跡検出器を使 用する。

1.3.2 テレスコープを用いた性能評価

シリコン検出器の性能評価では、その位置分解能やヒット検出効率、電荷収集 効率などを測定する。それらの測定は、主に評価対象検出器 (Device Under Test; DUT) に高エネルギーのビームを当てることにより行う (ビーム試験)。ビーム試 験では、DUT と同程度かそれ以上の位置分解能をもった、テレスコープと呼ばれ る参照用の飛跡検出器を DUT とは別に用意し、粒子の飛跡を再構成することに よって DUT への粒子入射位置を精度よく求める。

また、ATLAS 実験アップグレード用シリコン検出器の開発では、検出器の放射 線耐性も重要な項目であるので、大強度のビームや線源によって想定される放射 線量を短期間で検出器に照射し (照射試験) 放射線損傷を与えた後、ビーム試験を 行ってヒット検出効率や電荷収集効率の変化を見る。この時、検出器構造中のど の部分に放射線損傷による変化があるかを調べ、次の検出器の開発にフィードバッ クする。そのためテレスコープには、評価対象検出器と同じか、それ以上の高い 位置分解能を求められる。

テレスコープとDUTのデータは互いに独立な検出器であるため、2つのデータを 正しく統合する仕組みも重要である。オフラインでデータを統合しても良いが、オ ンラインでデータを統合し、その正しさを確かめることができることが望ましい。

1.4 **本研究の目的**

本研究の目的は、ATLAS実験アップグレード用シリコン検出器のビーム試験に 用いるテレスコープの開発と、テレスコープとDUTのデータをオンラインで統合 するための統合データ読み出しシステムの開発である。本論文では、これらテレ スコープや統合データ読み出しシステムをまとめて、試験用システムと呼ぶ。

そして、この試験用システムを用いてビーム試験を行い、試験用システムがAT-LAS実験アップグレード用シリコン検出器の性能評価に使用可能であることも 示す。

第2章 SVXテレスコープの開発

この章では、研究目的の一つである、ATLAS 検出器アップグレード用シリコン 検出器の性能評価に用いるテレスコープ (SVX テレスコープ) の開発について述 べる。

SVX テレスコープの開発は本研究の開始前より行われており^{[9][10]}、すでにハー ドウェアは完成し、プロトタイプとなる読み出しファームウェア、ソフトウェアが 存在した。

本章ではまず、SVX テレスコープについて解説し、プロトタイプに存在した課 題を踏まえながら、ファームウェア開発とソフトウェア開発についてそれぞれ説 明する。このファームウェアとソフトウェアの動作試験については、第3章にて述 べる。また、最後にセンサの保護を主目的とする筐体制作について述べる。

2.1 SVX テレスコープ

2.1.1 開発目標

SVX テレスコープの開発は、SVX テレスコープを ATLAS 実験アップグレード 用シリコン検出器のビーム試験に使用することを想定し行っている。それらを考 慮し、以下の開発目標を定めている。

- 位置分解能は DUT であるシリコン検出器の標準的な1チャンネルの大きさ (数10 µm) に対応して、10 µm 以下であること。
- ビーム試験の典型的な長さである数日間において、10⁸ 事象の取得が可能なよう、瞬間的な事象取得レートは 10 kHz 以上であること。
- 様々なビーム試験場に設置が可能で、持ち運びが容易なよう、小型かつ軽量なこと。

SVX テレスコープは荷電粒子を検出するためのセンサであるシリコンストリッ プセンサ、シリコンストリップセンサの信号をデジタル信号に変換する信号読み出 し用 ASIC である SVX4^[7]、SVX4 からのデータ読み出しや SVX4 の制御、PC と の通信を担う SEABAS2 からなる。次節より、これら各構成要素について述べる。

2.1.2 シリコンストリップセンサ

SVX テレスコープのセンサ部にはシリコンストリップセンサを用いた。図 2.1 にその写真を示す。



図 2.1: SVX テレスコープに用いるシリコンストリップセンサ。写真はすでに本体 基板に実装された状態である。上部の色が違う領域には、poly-Siを用いてバイア ス抵抗が実装されている。下部には、読み出し ASIC へ繋がるワイヤが見える。

このセンサには、図2.2に示すように、微量の5価元素が添加されたシリコン (n 型半導体)の薄い平板 (nバルク)に、微量の3価元素が添加されたシリコン (p型 半導体)からなる細線状の p⁺ ストリップが埋め込まれており、ダイオードが形成 されている。裏面には一様に、nバルクより5価元素を多く添加した n⁺ 領域をつ くっている。



図 2.2: SVX テレスコープのシリコンストリップセンサの断面図 (点線右) と等価 回路 (点線左)。

p⁺ストリップとnバルクの接合面において、p⁺ストリップ側では電子軌道に電 子が不在となった正孔が生じやすく、nバルク側では自由電子が生じやすいので、 その2つが結合し電場が発生する。この領域のことを、キャリア (電子と正孔の総 称)が欠乏していることから空乏層と呼ぶ。空乏層は、nバルク中に n⁺ から p⁺ へ 向かう電場が形成されるような電圧 (逆バイアス電圧)を印加することによって広 がる。

センサ中を荷電粒子が通過すると、シリコン原子をイオン化し、電子正孔対が 生じる。空乏層以外の場所では、再結合により電子正孔対はすぐに消滅してしま うが、空乏層ではキャリアが不在のために再結合せず、電場に従って互いに離れ るように運動する。空乏層が接合面付近のみにある場合、やがて電子正孔対は空 乏層から外れて再結合してしまうので、この電荷を取り出すためには、逆バイア ス電圧をかけることによってセンサの全領域を空乏層化する必要がある。この時 に必要な逆バイアス電圧を全空乏化電圧と呼ぶ。

電荷の読み出し方法には AC 型と DC 型の2つがあるが、このシリコンストリッ プセンサでは電極とセンサを絶縁層を介して結合させる AC 型の読み出しを採用 している。

このセンサのように、n バルクに p⁺ を埋め込んだタイプを p-in-n センサと呼 ぶ。図 2.2 に示した電荷の動きから、p-in-n センサでは正の極性を持った信号が取 り出されることがわかる。

SVX テレスコープに用いたセンサの主な仕様を表 2.1 にまとめた。

表 2.1	: SVX テレ	/スコーフ	『に用い	るシリ	コンス	トリ	ップ	゚セン	サの仕様。
-------	----------	-------	------	-----	-----	----	----	-----	-------

ストリップ間隔	$50\mu{ m m}$
ストリップの長さ	$15.4\mathrm{mm}$
ストリップ幅	$10\mu{ m m}$
ストリップ数	256本
ストリップの負荷静電容量	約 1.5 pF
バイアス抵抗	$200\mathrm{M}\Omega$
有感領域の面積	$13\mathrm{mm} \times 15.4\mathrm{mm}$
センサ厚	$300\mu{ m m}$
センサのタイプ	p-in-n センサ
全空乏化電圧	約80 V
読み出し方向	片側
読み出しタイプ	AC 読み出し

SVX テレスコープの本体基板には、シリコンストリップセンサが2枚、本体基 板となる PCBの表と裏のそれぞれに1枚づつ、互いに直交し貼り付けられている。 1枚のシリコンストリップセンサからは、1次元の位置情報しか得られないが、直 交した2枚のシリコンストリップセンサを用いて、それぞれの位置情報を組み合 わせることにより、2次元の位置情報を得る。本体基板のセンサ貼り付け部には穴 が開いており、物質量の削減を図っている。

2.1.3 信号読み出し用 ASIC SVX4

SVX4 は Fermilab とバークレー研究所が共同で開発した、シリコンストリップ センサからの信号を読み出すための特定用途向け集積回路 (Application Specific Integrated Circuit; ASIC) である。SVX4の写真を図 2.3 に示す。 SVX テレスコープにおいて、シリコンストリップセンサからの信号はワイヤボ ンディングを介し SVX4 へ送られ、デジタル信号へと変換されたのち、更に後段 へと送られる。



図 2.3: SVX テレスコープに用いる信号読み出し用 ASIC である SVX4。写真は、 本体基板に実装済みのものである。上部にはセンサへ繋がるワイヤが見える。

SVX4の主な仕様と特徴を以下にまとめる。

- 128の読み出しチャンネル
- チップの大きさ 9.11 mm × 6.40 mm
- 192 bit の設定変更用レジスタ搭載
- 設定により、正負どちらの入力信号極性にも対応
- 任意のチャンネルへ、較正用のテスト電荷入射が可能
- 任意のチャンネルのプリアンプを無効化可能(マスク機能)
- ・ 閾値を超えた ADC 値を持つチャンネルだけを読み出すことによりデータ圧 縮が可能 (Data Sparsification)
- ペデスタルを差し引いた ADC 値を出力可能 (RealTime Pedestal Substruction; RTPS)
- Daisy chain による複数チップの同時制御、同時読み出しの実現
- 動作電力
 - アナログ回路用電源:+2.5V、約60mA
 - デジタル回路用電源:+2.5 V、約 200 mA

SVX4 はもともと、Fermilab にて行われた CDF、DØ 実験に向けて開発された もので、CDF と DØ という 2つの動作モードが存在する。SVX テレスコープでは DØ モードを使用した。 SVX4 はその構造から、主にアナログ回路で構成される Front End と、主にデ ジタル回路で構成される Back End の 2 つに分けることができる。また各チャンネ ルごとに、プリアンプ、アナログパイプライン、ADC を搭載している。図 2.4 に SVX4 の 1 チャンネルの回路図を示す。



図 2.4: SVX4の1チャンネル回路図 ^[5]。

プリアンプはセンサからの信号を増幅し、かつ積分したものを出力する。その ダイナミックレンジは 200 fC である。このプリアンプは積分型であるので、定期 的にリセットを行わないと出力が飽和してしまう。SVX テレスコープでは 46 μs に 1度、プリアンプのリセットを行い、飽和を防いでいる。

パイプラインには、1 チャンネルあたり 47 個のコンデンサが収められており、46 個が信号記録用、残りの 1 個がペデスタル記録用となっている。各コンデンサの ダイナミックレンジは 40 fC である。図 2.5 に示すように、各信号記録用コンデン サには順番に、Front End Clock (FECLK) と呼ばれるクロック信号に同期してプ リアンプの出力電圧の変化分が記録される仕組みになっている。



図 2.5: パイプラインの書き込みと読み出しにおける信号のタイミング図。パイプ ラインの各コンデンサへの信号の記録は、FECLK に同期して行われる。FECLK が High である間はコンデンサのリセットが行われ、Low の間のプリアンプ出力の 変化分がコンデンサに記録される。PickDel を4に設定した場合、赤矢印で示した 位置において電荷が記録されたコンデンサから信号が読みだされる。

また、パイプラインからの信号を読み出す直前にペデスタルをペデスタル記録用 コンデンサに記録し、読み出し時に信号とペデスタルの差をとることにより、周期 の大きなノイズを打ち消すことができる。これを Double Correlated Sampling と 呼ぶ。SVX テレスコープにおいて FECLK の周期は 125 ns としているので、46 個 の記録用コンデンサに対応して、最大のトリガレイテンシは 125 ns × 46 = 5.75 µs となる。図 2.5 に示したように、どのコンデンサから信号を読み出すかは、SVX4 の設定用レジスタの1つである PickDelの値で決まり、トリガが入った時点より、 PickDelのクロック数だけ時間を遡った時に電荷を記録したコンデンサから、信号 を読み出す。SVX4 に信号が入ってから、トリガが入力されるまでの時間は、セッ トアップにより変化するので、その都度、どのコンデンサに信号が記録されたか を調べ、PickDelの値を設定する必要がある (トリガレイテンシスキャン)。

コンデンサから読み出した信号をデジタル化する ADC は、Wilkinson 型と呼ば れるタイプで、ランプ電圧と呼ばれる、一定の速度で出力が変化する電圧源と、比 較器、カウンタ、カウンタの値を記録するラッチで構成される。ランプ電圧源とカ ウンタは全チャンネルで共通にできるので、多チャンネル ADC を実装する場合、 回路規模が小さく済むという特徴がある。SVX4において、カウンタの値が遷移す る過程で値を記録した時に、大きく違った値にならないよう、2進数において値が 1ビットづつ変化するように設計されたグレイコードカウンタを使用している。そ のため、正しい ADC 値を得るためには、後段においてグレイコードのデコードが 必要である。ランプ電圧の変化速度は、SVX4の設定により変更することができ、 全体のゲインを調節することが可能である。

SVX テレスコープの本体基板1枚あたりに、256 チャンネルのシリコンストリッ プセンサを2枚使用しているので、本体基板1枚あたり4枚のSVX4を実装してい る。4枚のSVX4は、隣同士をDaisy chainで繋ぐことによって同時読み出しを実 現している。センサとSVX4が実装された本体基板を、図2.6に示す。



図 2.6: SVX テレスコープ本体基板。

2.1.4 汎用読み出し基板 SEABAS2

SEABAS2とは、KEK SOI グループによって開発された汎用読み出し基板であ る。SEABAS2の写真と基板上に実装された素子の解説を、図2.7に示す。多種多 様な実験において読み出し基板として用いることができるよう、プログラマブル ロジックデバイスである Field-Programmable Gate Array (FPGA)を搭載してお り、入出力インターフェイスとして、IEEE P-1386 64pin 規格、NIM 規格 (4つの 入力端子、2つの出力端子) や Gigabit Ethernet 規格に対応している。



図 2.7: SEABAS2。基板の大きさは 195 mm×140 mm である。

基板上には2つのFPGAが搭載されている。1つはUser FPGAと呼ばれ、IEEE P-1386 64pin コネクタ(通常、これが検出器側へ接続される)とNIM入出力へ繋が れており、ユーザが自身の目的に沿ったファームウェアを開発、実装するためのも のである。もう1つはSiTCP FPGAと呼ばれ、User FPGAとPCの間のEthernet を通じたデータ転送を可能にするためのネットワークプロセッサであるSiTCPが あらかじめ実装されている。SiTCPはTCP/IPとUDPという2つの通信プロトコ ルに対応しており、TCP/IPはPCへのデータ送信に、UDPは主にUser FPGAの コントロール、モニタリングなどに使われる。User FPGAから見て、SiTCPによ るTCP/IPのデータ入出力インターフェイスは同期式FIFOとして振る舞い、ユー ザはSiTCPの実装を意識することなく、FIFOにデータを書き込む際と同様の処 理で、高速データ転送を実現できる。

図 2.8 に示すように、SVX テレスコープにおいて SEABAS2 は、ハーフピッチ 80 極フラットケーブルと Daughter Board (D/B) を介して4枚の本体基板と接続 され、ソフトウェアを通じての SVX4の制御や、SVX4から送られてくるデータの 処理と PC への送出する機能を担っている。



図 2.8: 本体基板と SEABAS2 が接続された状態の SVX テレスコープ。

2.2 読み出しファームウェア開発

2.2.1 概要

SEABAS2のUser FPGA上に実装した読み出しファームウェアでは、以下の処理を行う。

- トリガ信号の処理と事象番号、時間情報の生成 (4.2 節にて詳述)
- SVX4の設定レジスタへの書き込みや、制御信号の生成
- SVX から読み出したデータの整形と、SiTCP FPGA への送出

読み出しファームウェアのブロック図を図 2.9 に示す。

2.2.2 読み出しにおける不安定性とその解決

過去に存在したファームウェアには、読み出しの不安定性が存在した。例とし て、SVX4から正常にデータが出力されているにも関わらず SEABAS2からのデー タに欠けが生じたり、SVX4への制御信号が設計通りに出力されない、SVX4から のデータ出力が途中で止まるなどの現象が現れることがあった。またこれらの現 象に共通な特徴として、再現性がないことや、ファームウェアの論理シミュレー ションでは正常に動作していること、ファームウェアの些細な変更で症状に大き な変化が現れること、などがあった。これらの不安定性は、FPGA 内の信号のタ イミング違反をなくすことや、SVX4へ与える信号の位相を調節することによって 解消できたので、FPGA 内や SVX4 での信号のタイミング違反が原因であったと 考えている。以下では、タイミング違反について詳しく解説する。

FPGA や ASIC 中のデジタル回路における主な構成要素は Flip Flop (FF) であ り、通常、FF はクロック信号の立ち上がりにおける入力信号の値を記憶して出力 する。FF は、内部にループ回路を持ち、入力を帰還させることにより値を保持し



図 2.9: SVX テレスコープ読み出しファームウェアのブロック図。上からトリガ処 理部、SVX4 制御部、データ読み出し部に分けられる。実線は FPGA の内部信号 と制御信号の流れ、破線は PC へ送られるデータの流れを表す。1 つの制御信号が 4 枚の SVX テレスコープ本体基板に分配される。すなわち、全ての SVX4 は全く 同じ制御信号を受け取っているだけである。Trigger Logic Unit とそれに関係する 信号 (点線で表す) は、4.2 節にて後述する。

ている。そのため、クロックの立ち上がりとほぼ同時に入力信号が変化すると、入 力信号がそのループ回路を1周しきれず、遷移状態から抜け出せなくなり、出力が 数 ns にわたって不安定になる場合がある。このように FF の出力が不安定になる 現象をメタステーブル現象、そしてメタステーブル現象を引き起こす入力信号の 変化をタイミング違反と呼ぶ。図 2.10 は、タイミング違反によってメタステーブ ル現象が起きた時の各信号のタイミング図である。



図 2.10: タイミング違反とメタステーブル現象。クロック信号の立ち上がり付近、 赤く色づいた領域は、FFの出力を安定させるためには入力を変化させてはいけな い時間領域を表す。メタステーブル現象は通常、数 ns で収まるが、その後の出力 の値は保証されない。

タイミング違反は大きな配線遅延がある場合や、複数の周期のクロック信号が 回路内に共存していて、異なるクロック間での信号の受け渡しが行われる場合な どに起きる。ファームウェアの FPGA への実装は、開発ソフトウェアが、回路構 造を表すコードを解釈して FPGA 内の素子の配置として変換することにより行う。 この時、コードの僅かな変化が大きな配置の変化を引き起こすことがあり、タイ ミング違反が新たに発生したり、解消したりする。また、メタステーブル現象が 収束する際、値がどちらに落ち着くかはランダムであり、これは論理シミュレー ションでは再現できない。更に、メタステーブル現象は、配線遅延の大きさによっ ては後段へと伝播していく。そのため、SVX テレスコープに存在した不安定性と 同様な、再現性がなく、シミュレーションもできず、コードの微小な変更で大きく 変わるような症状を、メタステーブル現象は生み出す。

タイミング違反の解消のために以下の対策を行った。配線遅延によるタイミン グ違反をなくすためには、開発ソフトウェアの機能を用い、FPGAの素子の配置 に制約を加えて遅延を抑えた。異なるクロック間での信号の受け渡しでは、受信 側では非同期の信号を受け取る事と同じであるので、タイミング違反を回避する ことは不可能である。そこで、メタステーブル現象が発生しても、影響を最小限 にとどめるため、図 2.11に示すように、受信側のFFのなるべく近くに新たにFF を挿入することによって、配線遅延を小さくし、後段へのメタステーブル現象の 伝播が起きないようにした。さらに、クロック間の信号は、取りこぼしを防ぐた めに、2から3クロック間隔分の長さを保持させるようにした。



図 2.11: クロック間での信号の受け渡しにおける、信号のタイミング図。FFの色 は、動作クロックの違いを表している。図左側においては、BとCの間に挟まれ ている回路によって、Cへの入力が遅延し、メタステーブル現象が伝播している。 また、Bへの入力のデータ保持期間が短いため、データの取りこぼしの可能性も 残っている。図右側では、Bの直後にFF(図中X)を挿入し、更にBへの入力の データ保持期間を長く取ることにより、メタステーブル現象の伝播と、データの 取りこぼしを防いでいる。

これらの変更を全ての回路に施した結果、タイミング違反を全て解消できた(市 販のタイミング解析ツールにて確認)。加えて、SVX テレスコープの不安定性も、 1つを残して全て解消した。

残った1つの不安定性は、SVX4からのデータの出力が中途半端な位置で止まる というものである。図 2.12 に、ロジックアナライザを用いて見た、この不安定性 が生じた時の SVX テレスコープの出力信号を示す。

この現象は、SVX4のBack Endで使用されるクロック信号である、BECLKの 位相を90度進めることにより解消できた。図2.13は、BECLKの位相を90度進 めた時のSVXテレスコープの出力信号波形であり、全てのデータが出力されてい ることがわかる。このことから、SVX4内部でBECLKとその他の制御信号のタイ ミングの不整合によって、タイミング違反が生じていたものと推測する。

これらの改善策により、SVX テレスコープの読み出しにおける不安定性は全て 解消した。

2.2.3 電荷収集効率補正用 TDC の実装

2.1.3 節で触れたように、センサからの出力電荷は SVX4 内でパイプラインに記録されることになるが、パイプライン中のコンデンサを切り替えるタイミングで



図 2.12: ロジックアナライザを用いて見た SVX テレスコープの出力信号波形。SVX テレスコープの1枚の本体に実装されている4枚の SVX4は、データの出力ライ ンを共有しており、Daisy Chainによってトークンを受け渡すことにより、決まっ た順番にデータを出力する。しかしこの図では、3枚目の SVX4のデータ出力が終 わってから、4枚目の SVX4のデータが全く出力されずに待機状態となっている。



図 2.13: BECLK の位相を 90 度ずらした時の SVX テレスコープの出力信号波形。 最後の 4 枚目の SVX4 までデータが出力していることがわかる。 は、センサからの出力電荷の全てを記録しきれない。SVX テレスコープは様々な ビーム構造を持ったビーム試験場で使われることを想定しており、その効果を補 正するための Time to Digital Converter (TDC) をファームウェア上に実装するこ とにした。

実装した TDC の量子化幅は 6.25 ns(=160 MHz)、START 信号は FECLK の立ち 上がり、STOP 信号は NIM 入力からのトリガ信号の立ち上がりを用いた。STOP 信号がないまま、次の FECLK を受け取った場合、TDC のカウントはリセットさ れる。FECLK は 8MHz であるので、160MHz でカウントされるこの TDC は 0 か ら 19 の間の値をとることになる。TDC の値は、4.2 節で説明するデータのヘッダ 部に書き込まれて SEABAS2 から出力される。

一般に、クロック信号は FPGA 内の素子を用いて生成するの通常であるが、今 回、User FPGA のクロックリソースが不足したため、160 MHz のクロック信号を 生成できなかった。そのため、すでに他の用途で使用するために用意していた、位 相を 90 度ずつずらした 4 つの 40 MHz のクロック信号を用いて、Multi Sampling という手法を使い、実効的に 160 MHz の速さで動作する TDC を設計した。Multi Sampling の概念的な回路図を図 2.14 に示す。Multi Sampling では、FF を複数用 意し、それぞれを位相を少しづつずらしたクロック信号によって動作させる。そ れらの FF に 1 つの信号を分配してサンプリングさせると、1 つ 1 つの FF は、ク ロック信号の周波数でサンプリングをしているが、全体では、互いに位相がずれ たクロック信号数倍だけ大きいサンプリング周波数が得られる。



図 2.14: Multi Samplingの模式図。各FF に書かれた数字は、入力されたクロック 信号の位相を表す。出力される信号 (図の右) は位相をずらしていないクロック信 号に同期している。位相のずらしていないクロック信号の立ち上がりと、90 度ず らしたクロック信号の立ち上がりの間に、STOP 信号が入ると、そこを境に出力 ビットが変化する (図右の数字列の最左列)

TDCの動作試験の結果は第3章で述べる。

2.3 読み出しソフトウェア開発

2.3.1 概要

SVX テレスコープの読み出しソフトウェアはプログラミング言語 C++で書か れ、Ethernet・TCP/IP を通じて送られてきたデータの受信やデコード、後の解析 で使用できるようなフォーマットでの記録、さらにはオンライン解析による ADC 値分布などのヒストグラムの生成などを行う。また、SiTCP と通信するためや、 SVX4、SEABAS2 の設定パラメータを扱うためのライブラリも含んでいる。ソフ トウェアのブロック図を図 2.15 に示す。4.3 節で解説する、ソフトウェアフレーム ワークの SCTJDAQ への組み込みを考慮に、SCTJDAQ のクラス構造に沿ったク ラス設計を行った。



図 2.15: SVX テレスコープ読み出しソフトウェアのブロック図。各白抜き長方形 は C++のオブジェクトを表している。後述の自動較正機能は、Online Analyzer オ ブジェクト内で実装されており、Online Analyzer オブジェクトが設定パラメータ を送受信しているのはそのためである。

2.3.2 自動較正機能の実装

概要において述べた基本機能に加え、SVX テレスコープの様々な較正を自動で 行うための機能をソフトウェアに実装した。自動較正機能を実装した較正項目は 以下のようになる。

- ペデスタル測定
- マスクチャンネル判定

- ゲイン測定
- トリガレイテンシスキャン
 - Coarse Scan
 - Fine Scan

以下に、それぞれの項目についての解説を加える。なお、これら自動較正機能 の動作試験については第3章で述べる。

ペデスタル測定

ペデスタル測定では、SEABAS2で生成した1msの間隔のトリガ信号をSVX4 に与えてデータを取得する。ノイズ量は、ペデスタルを正規分布で近似した際の 標準偏差σとして定義される。ノイズ量から計算される信号ノイズ比(S/N比)は、 検出器の重要な性能指標の1つである。他にも、ペデスタル測定で求めた各チャン ネルのペデスタル値は、後のゲイン測定において、電荷量0の基準として用いら れたり、Data Sparsification機能で用いる閾値を定めるためにも用いられる。

マスクチャンネル判定

SVX4には、チャンネル単位でプリアンプの動作を停止させる機能があり、マス ク機能と呼ぶ。マスクチャンネル判定機能では、センサやSVX4の故障などの原 因によって機能していないチャンネルを探索し、マスクする。さらに、ペデスタル の ADC 値が他のチャンネルより高いチャンネルにもマスクを行う。これは、Data Sparsification 機能を用いる際、閾値はSVX4 ごとにしか設定できないため、ペデ スタルの値は全チャンネルで揃っていることが望ましいためである。

データはペデスタルと同様の方法で取得し、以下の基準を用いてマスクするチャンネルの判定する。

- ノイズ量が、そのSVX4の全チャンネルのノイズ量の平均から5シグマ以上 ずれている
- ペデスタルの値が、そのSVX4の全チャンネルのペデスタル値の平均と比べ、 ノイズ量平均の3倍以上大きい

これらの条件のいずれかを満たしたチャンネルはマスクする。

ゲイン測定

ゲイン測定では、信号の電荷量 (単位は電子数 (e⁻)) と ADC 値の関係をチャン ネル毎に求める。そして、その結果を用いて、各チャンネルのノイズ量も電荷量 として算出する。

ゲイン測定は、SVX4のテスト電荷入射機能を用いて行う。電荷入射に用いられる電源は、SVX4の内部の電源と外部の電源の間で切り替えが可能である。外部電源を用いると、入射電荷量は可変にでき、電源電圧 V(V) と入射電荷量 Q(e⁻) は、 $V = 1.560 \times 10^5 \times Q$ という関係にある。

ゲインは、ADC 値と入射電荷量の関係が線形であると仮定して、電荷量と ADC 値の関係を直線で近似した時のその直線の傾きで定義する。すなわち、ゲインの 単位は、e⁻/ADC[†]となる。

トリガレイテンシスキャン

トリガレイテンシスキャンは、β線源を用いた試験や、ビーム試験の際、信号を 最も効率よく得られるように、トリガレイテンシを調整する機能である。概念図 を図 2.16 に示す。

トリガレイテンシスキャンでは、Data Sparsification 機能をオンにし、ペデスタ ル測定によって設定した閾値を超えたチャンネル (ヒットチャンネル) の数を見る。 Coarse Scan では、PickDel の値を変えながら、データを取得し、ヒットチャンネ ル数が最大となる PickDel の値を探索する。

Coarse Scan のみでは、信号が2つのコンデンサに分割され記録されている可能 性があるので、さらに Fine Scan を行い、信号が1つのコンデンサに収まるように する。Fine Scan では SVX4 に信号が入射してから、トリガが発行されるまでの時 間を、間に遅延モジュールなどを挿入することにより 10 ns づつ変えていき、ヒッ トチャンネル数が最大になる点を探す。4.2 節で後述する Trigger Logic Unit を用 いると、この遅延量の変更も自動で行うことができる。

2.4 筐体制作

SVX テレスコープ本体基板上にはセンサと SVX4 が露出した状態で実装され、 ワイヤボンディングで繋がれている。これらは物理的な接触に極めて弱いため、保 護が必要である。また、SVX4 や電源レギュレータの排熱は、センサの暗電流増加 やワイヤボンディングへの負荷をもたらす。他にも遮光や設置を簡易に行う方法 も課題であった。これらの課題を解決するため、本体基板を収めるための筐体と、 筐体を設置することができるレールを設計、製作した。

製作した筐体を図 2.17 に示す。筐体はアルミ製とし、ビームが通過する部分に は穴を開け、ブラックシートで覆っている。また、冷却用の乾燥空気を循環させ

[†]単位に用いられる ADC は、1 ADC 値を表す。



図 2.16: トリガレイテンシスキャンの概念図。Coarse Scan では、SVX4の設定レ ジスタ PickDelの値を変化させてゆくことによって、信号の記録されているコン デンサを探索する。Fine Scan では、トリガレイテンシの長さを微調整して、全て の信号が1つのコンデンサに収まるようにする。

るために、2箇所にガスチューブを取り付けるためのソケットを備えている。そして、別途製作したレールを用い、設置や本体基板の間隔の調整を容易に行えるようにしている。



図 2.17: SVX テレスコープを収めた筐体の写真。固定具とレールによって、容易 に固定かつビーム軸方向へスライドすることができる (図右部)。
第3章 SVXテレスコープの動作試験

実験室において試験可能な項目について、SVX テレスコープの動作試験を行った。本章ではその結果を記す。

3.1 基本動作

3.1.1 ペデスタル

SEABAS2 上で作った 1 ms の間隔のトリガを SVX4 に入力することによって、 ADC分布上にペデスタルピークが得られるかどうかを確かめた。図3.1に、この時 得られた ADC 分布を示す。図 3.1 に示したように、この時の ADC 分布は低 ADC 値側にテールを持っている。この低 ADC 値側に現れたテールを調べるため、ADC 値の時間変化を見たものが図 3.2 である。図 3.2 から、初めの数事象においてペデ スタルが下がることにより、テールを作っていることがわかった。さらにペデスタ ルが下がる条件を調べると、ペデスタルが下がる事象の直前では、トリガの間隔 が1秒以上空いていることが判明した。すなわち、トリガ間隔が1秒以上空くと、 全てのチャンネルのペデスタルが、ノイズ以上に有意に下がる。そこで、各事象で 全チャンネルの ADC 値の平均を取り、その平均が、ペデスタルが変化しない時間 領域での平均 ADC 値から 5 シグマ以上下回った事象と、その直後の 10 事象を取 り除くことにより、図 3.3 に示すように正規分布で近似できるペデスタルピークが 得られた。ノイズ量の測定については後に 3.2 節中のゲイン測定の項で述べるが、 先に結果のみを述べると、ノイズ量は ADC 値にして 1.51、電荷量では 1359 e⁻ で あった。これはビーム試験で期待される、Minimum Ionizing Particle (MIP) で得 られる電荷量の 23,000 e⁻ と比較して、およそ 17 分の 1、すなわち S/N 比は 17 で ある。

次に、各チャンネルのペデスタルの一様性について調べた。1つのセンサについ て、各チャンネルのペデスタルの平均値を見たものを、図3.4に示す。これから、 各 SVX4において、チャンネル番号が若いものほどペデスタルが高くなる傾向が あることがわかった。SVX4のペデスタルの非一様性は、文献^[6]にて報告されて いるが、この文献で報告されている非一様性は、SVX4の中心付近のチャンネルに おいてペデスタルが高くなるものであり、今回の動作試験で得た、若いチャンネ ル番号ほどペデスタルが高くなる非一様性との関連は不明である。

今回の動作試験で得たチャンネル間のペデスタルの差は、最大でおよそ 5ADC カウントであった。これは、後に 3.2 節で行うゲイン測定の結果を用いると、約



図 3.1: ランダムな間隔でトリガを入れた時の ADC 分布。ある1枚の SVX4 について、全チャンネルの ADC 分布を足しあげた。ただし、センサの端にあたるチャンネルは振る舞いが異なるため除外した。



図 3.2: ペデスタルの変化。横軸は事象番号、縦軸は ADC 値で、ある SVX4 の全 チャンネルの ADC 値を重ね書きしている。



図 3.3: 解析によりテールを取り除いて得られたペデスタルピーク。近似曲線は正 規分布を用いている。

4500 e⁻(= 0.2 MIP) に相当する。Data Sparsification 機能において、データ圧縮の 基準とする閾値は、SVX4 ごとにしか設定できないため、データ圧縮の効果を最 大にするため、最大のペデスタルを持つチャンネルに閾値を合わせると、ペデス タルが低いチャンネルでは、閾値を超えづらくなり、信号を取りこぼす恐れがあ る。しかし、電荷分割によって、MIP の電荷がちょうど半分に分割されたとして も、ペデスタルのばらつきである 0.2 MIP にノイズ (= 0.06 MIP) を加えた分より 大きい電荷が得られることが期待出来る。また、Data Sparsification 機能におい て、閾値を超えたチャンネルに隣接するチャンネルは、電荷分割により閾値を超 えない程度の信号を記録している可能性があるために、強制的に読み出すことが できる (Read Neighbor 機能)。よって、閾値を最大のペデスタルを持つチャンネ ルに合わせて設定しても、Read Neighbor 機能を用いれば、ペデスタルのばらつ きによる小さな信号の取りこぼしは起こらないと考える。したがって、得られた ペデスタルのばらつきは問題ないと結論付けた。

図 3.5 は、ペデスタルを差し引いた値を ADC 値として出力させ、ADC 値の範 囲を有効に使えるように、RTPS 機能を動作させた場合のペデスタル分布である。 ここでは RTPS 機能を使っていない時に現れていた、低 ADC 値側のテールが現れ ていない。これは RTPS 機能において、差し引かれるペデスタルというのは、全 チャンネルの平均を取ったものであり、全チャンネルで同時に起こるペデスタル の変化を打ち消すことができるためである。

ペデスタルの一様性について、RTPS 機能を動作させた場合に調べた結果を図 3.6 に示す。ペデスタルの一様性について、図 3.6 からは、RTPS 機能の動作によ る変化は見られなかった。RTPS は全チャンネル一定の ADC 値を差し引く機能で あることから、この結果も期待通りである。



図 3.4: 1つのセンサについての各チャンネルのペデスタルの平均値。縦軸がペデ スタルの平均値で誤差棒は RMS を表す。横軸はチャンネル番号である。



図 3.5: RTPS 機能を用いた際の ADC 分布。



図 3.6: RTPS 機能をオンとオフにした場合の各チャンネルのペデスタルの平均値。 赤が RTPS 機能オンの場合、青がオフの場合である。誤差棒は RMS を表す。

3.1.2 テスト電荷の入射

次に、テスト電荷の入射機能が正しく動作するかを確かめた。

SVX4の入力パッド CalSR にパルスを与えると、SVX4 自身がテスト電荷を生成 し、設定用レジスタに書き込んだ値に応じたチャンネルにテスト電荷を入射する。 CalSR のパルスを入力したタイミングに対応する PickDel の値を設定し、テスト 電荷を入射したコンデンサから信号を読み出す。以上の手順でテスト電荷を入射 した時の各チャンネルの ADC 分布を見たものが図 3.7 である。この時、設定によ り、4 チャンネル毎にテスト電荷を入射するチャンネルと入射しないチャンネルを 並べたのであるが、図 3.7 において、4 チャンネル毎にペデスタル値を返すチャン ネルと、ペデスタルより大きい値を返すチャンネルが並んでいることから、テス ト電荷の入射が正しく行えることが示せた。

先ほどは、テスト電荷の生成に SVX4の内部電源を使用したが、次に外部電源 を用いて入射電荷量を変化させ、外部電源の電圧と電荷が入射されたチャンネル の ADC 値の関係を調べた。図 3.8 に示した結果のように、入力電圧と ADC 値の 間には良い線形関係がある。しかし、外部電源を用いた時と、内部電源 (仕様値 0.833 V)を用いた場合の結果は一致しない。ペデスタルの ADC 値も外部電源を用 いた結果からの予想値と一致しない。外部電源の電圧値は、SVX テレスコープの 本体基板上で測定しているが、測定点と SVX4 の間には抵抗などの素子が存在す るために、実際に電荷入射に使われる電圧値が低くなっている可能性がある。し かし、詳細は不明である。ペデスタルと内部電源による結果から求めた直線の傾 きと、外部電源による点から求めた直線の傾きはほぼ同じであるため、後に行う ゲイン測定では、傾きは外部電源によるものを用い、切片はペデスタルの値を用 いることとする。



図 3.7: テスト電荷を入射した時の各チャンネルの ADC 分布。横軸がチャンネル 番号、縦軸が ADC 値である。4 チャンネル毎にテスト電荷を入射したチャンネル としていないチャンネルが並んでいる。



図 3.8: テスト電荷入射用外部電源の電圧と、テスト電荷が入射されたチャンネル の ADC 値の平均との関係。ADC 値には、平均値の誤差に基づき誤差棒をつけて いるが、小さいため見えない。直線は、ペデスタルを除いた6点で近似したもの である。赤点は内部電源 (仕様値 0.833 V) による点。

3.1.3 *β*線源による試験

次に β 線源である ⁹⁰Sr を用いて、β 線が検出できるかどうかを確かめた。SVX テレスコープ本体基板を 2 枚重ね、β 線源をそのセンサの手前に置き、β 線源とセ ンサの先に、トリガカウンタとしてプラスチックシンチレータ検出器を1つ置い た。SVX テレスコープとβ線源、プラスチックシンチレータ検出器の位置関係を 図 3.9 に示す。



図 3.9: SVX テレスコープと β 線源、プラスチックシンチレータ検出器の位置関 係。SVX テレスコープ本体基板の側にある灰色の線は、本体基板に接着されたセ ンサを表す。

β線源による試験を行った時の各チャンネルの ADC 値分布を見たものが図 3.10 である。図から、ペデスタルの上部にβ線による信号が見えている。

次に、2 枚の SVX テレスコープ本体基板間でのヒット検出位置の相関を見た。 ヒット検出位置の相関図を図 3.11 に示す。 90 Sr の β 線エネルギーは、546 keV (こ れに加え、 90 Sr の崩壊先である 90 Y からの、2280 keV β 線も存在) と低いため、多 重散乱によりぼやけてはいるが、相関が確認できる。

3.1.4 電荷収集効率補正用 TDC

TDCの動作確認は、START 信号である FECLK をループバックし、遅延モジュールを介してトリガ入力とする方法で行った。その結果得られた、遅延時間と TDC 値



図 3.10: SVX テレスコープの1つのセンサについてみた、β線源による試験の際 の各チャンネルの ADC 分布。横軸はチャンネル番号、縦軸は ADC 値を表す。セ ンサのチャンネル番号 180 付近で、最もゲインが大きくなっているように見える が、これはβ線源の中心がこの付近にあり、統計数の違いによるものである。



図 3.11: β線源による試験の際の、2枚のSVX テレスコープ本体基板で見た、ヒッ ト検出位置の相関。横軸は線源に近い方のSVX テレスコープ本体基板のヒット検 出位置、縦軸は線源から遠い方のSVX テレスコープ本体基板のヒット検出位置で ある。ヒット検出位置はここでは、センサ中で最大の ADC 値を持つチャンネルの 位置を指す。

の関係を図 3.12 に示す。図 3.12 において、遅延時間を増やしていくにつれて TDC の値が線形に増加していく様子が見えており、TDC が正しく動作していることが 示せた。

次に、β線源による試験を再び行い、図 3.13 に示すように、FECLK の立ち上 がりと立ち下がり時に、予想通り収集電荷量が少なくなっていることを確認した。 従って、実装した TDC により電荷収集効率の補正や、電荷収集効率の値による カットが行えることを示せた。



(a) 遅延時間を0nsから125nsの範囲で5ns刻みで変化させたもの。



(b) 遅延時間を 0 ns から 30 ns の範囲で 1 ns 刻みで変化させたもの。

図 3.12: TDC の値と遅延時間の関係。横軸が遅延時間、縦軸が TDC の値である。 各遅延時間において 100 事象のデータを取得している。箱の中の数字は、そのビ ンにおける事象数を表す。



図 3.13: β 線源による試験で得られた、電荷収集効率補正用 TDC の値と ADC 分 布の関係。横軸はある1 枚の SVX4 の全てのチャンネルの ADC 分布、縦軸は TDC の値である。

3.2 自動較正機能

3.2.1 マスクチャンネル判定

図 3.14 は、ある1 枚のセンサについて、ペデスタルピークの平均値と RMS を見たものである。チャンネル番号 150 と 215 付近に、常に ADC 値 255 を返すチャンネルや、チャンネル番号 150 から 200 の間に、常に ADC 値 0 を返すチャンネル、または他のチャンネルより ADC 値が高く出ているチャンネルが存在している。

図 3.14 のデータを基に、マスクチャンネル判定機能を用いてマスクされたチャンネルの領域を図 3.15 に示す。また、マスクを行った後のペデスタルピークの平均値と RMS を図 3.16 に示す。図 3.15 に示したマスクされたチャンネルによって、図 3.14 に存在した異常な値を返すチャンネルがマスクによって取り除かれ、ペデスタルが一様になることを、図 3.16 で確認した。

3.2.2 ゲイン測定

ゲイン測定機能によって出力されたヒストグラムを図 3.17、3.18、3.19 に示す。 図 3.17 はあるチャンネルについてみた、入射電荷量と ADC 値の関係 (ゲインカー ブ) で、図 3.18 はゲインカーブを直線近似した時の、その傾きから求めたゲイン値 の分布、図 3.19 は各チャンネルで求めたゲインの値から計算された、ペデスタル を正規分布で近似した時の標準偏差、すなわちノイズ量の分布である。

図 3.18 の正規分布による近似の結果、各チャンネルごとのゲインのばらつきは 約1% であった。よって、以降の解析においてゲインは全チャンネルについて一様



図 3.14: マスク前の各チャンネルのペデスタルピークの平均値と RMS(誤差棒)。 常に ADC 値 255 を返すチャンネルや、常に ADC 値 0 を返すチャンネルが存在し ていることがわかる。



図 3.15: マスクされたチャンネル。緑色に塗られた領域は、その場所に、SVX テ レスコープ本体基板の裏表に貼られた2枚のセンサのうち、片面のみマスクチャ ンネルがあることを表し、黄色に塗られた領域は、両面ともマスクチャンネルが あることを表している。



図 3.16: マスクチャンネル判定機能でマスクを行った後の各チャンネルのペデス タルピークの平均値と RMS (誤差棒)。



図 3.17: あるチャンネルにおけるゲインカーブ。赤線は各点を最もよく近似する直線である。最も左下の点はペデスタルであり、この点は直線近似には用いていない。



図 3.18: 各チャンネルについて求めたゲインの分布。赤線は正規分布による近似 曲線。



図 3.19: 各チャンネルについて求めたノイズ量の分布。赤線は正規分布による近 似曲線。

とすることにする。また、ノイズ量を平均 (1359±39) e⁻ と求めた。誤差はノイズ 量分布の標準偏差を用いた。

上記ノイズ量は、センサに逆バイアス電圧を印加していない場合で、印加した 場合は、センサの静電容量が小さくなるため、ノイズ量は小さくなる。このため、 センサに逆バイアス電圧を印加した状態で、改めて各チャンネルのペデスタル値を 測定しノイズを求めた。図 3.13 はセンサに逆バイアス電圧を印加した場合のノイ ズ量分布であり、この分布を正規分布で近似した結果、センサに逆バイアス電圧を 印加した場合の平均ノイズ量は (904±5) e⁻ と測定した。文献^[6]によると、SVX4 のノイズ量は (728.5+56.41 × C [pF]) [e⁻] という近似式が、測定により求められて いる。ここで、C は SVX4 の入力に接続された負荷静電容量を表す。SVX テレス コープのシリコンストリップセンサの負荷静電容量は約 1.5 pF であるので、この 近似式より求められるノイズ量は 810 e⁻ であり、今回の測定と1 割の違いで一致 する。



図 3.20: センサに全空乏化電圧を印加した時の、各チャンネルについて求めたノ イズ量の分布。赤線は正規分布による近似曲線。

3.2.3 トリガレイテンシスキャン

トリガレイテンシスキャンを Coarse Scan と Fine Scan の順に行った。実験セットアップは β 線源による試験と同じである。まず、Coarse Scan の結果を図 3.21 に示す。これより、PickDel = 7 で、ヒットチャンネルの数が最大になることがわかる。

Coarse Scan において、最もヒットチャンネルの数が多い PickDel の値の1つ前 (PickDel = 6)においてもヒットチャンネルが見られる。これは信号が、PickDel = 7 と PickDel = 6 に対応する、2つのコンデンサに分割されて記録されていることを



図 3.21: Coarse Scan の結果。横軸は SVX4の設定用レジスタの1つである、PickDel の値。縦軸が閾値を超えたチャンネルの数 (ヒットチャンネル数) である。

示唆する。そのため、Fine Scan においては、トリガにかける遅延を増やしていき、 ヒットチャンネル数の変化を見た。図 3.22 に示すように、ヒットチャンネル数は 遅延時間の変化によって緩やかなカーブを描き、遅延時間 20 ns から、60 ns の間 で極大を取る。したがって、PickDel = 7 で、トリガにおよそ 40 ns の遅延をかけ れば、得られる電荷量が最大になる。

3.3 事象取得レート

SVX テレスコープの読み出しシステムにおいて、事象取得レートの上限を調べ るため、ランダムな間隔のトリガを入力した時の、入力したトリガの平均周波数 と、実際に取得できた事象取得レートとの関係を見た。ランダムな間隔のトリガ は、プラスチックシンチレータ検出器にβ線源からのβ線を当てて作成した。入力 したトリガの平均周波数は、スケーラを用いて10秒間計数して求め、実際に取得 できた事象取得レートは100万事象の取得にかかった時間を測定して求めた。ビー ム試験で想定している使用法に則り、SVX テレスコープの本体基板は4枚用いた。

まず、Data Sparsification 機能をオフにして、全チャンネルの ADC 値を読み出 した場合について調べた。その結果を図 3.23 に示す。図 3.23 から、入力するトリガ の周波数をあげても、4kHz ほどで事象取得レートは飽和することがわかる。この 飽和した値が事象取得レートの上限となる。事象取得レートの4kHz は、SEABAS2 からのデータ転送レート 130 Mbps に相当し、これは Gigabit Ethernet の転送速度 1 Gbps の1割程度である。PC へのデータの送出が滞りなく行われた場合、ファー ムウェアでのデータの処理、送出にかかる時間は一定であり、この間のトリガを受 け付けない不感時間はおよそ 60 µs であるため、単純計算では事象取得レートの上



図 3.22: Fine Scan の結果。横軸はトリガにかけた遅延の量、縦軸はヒットチャン ネル数である。

限はおよそ16kHz となるはずである。実測値の4kHz が計算値に達していないこ とから、データのデコードや、ディスクへの書き込みなど、ソフトウェアでボトル ネックが生じていると推測する。特に、SVX テレスコープの読出しソフトウェア では、データを解析フレームワークである ROOT で扱える形式で保存しており、 圧縮処理が存在するため、これがボトルネックになっている可能性がある。



図 3.23: Data Sparsification 機能をオフにした場合の事象取得レート。横軸が入力 したトリガの平均周波数、縦軸が実際に取得できた事象取得レート。

次に、Data Sparsification 機能をオンにして、事象取得レートを見た。結果を図 3.24 に示す。この時、1 事象あたりのデータ量は 238 byte であり、これは、Read Neighbor 機能を動作させた場合、1 枚のセンサあたり 4 つの荷電粒子がヒットし た場合のデータ量に相当する。よってこのデータ量は、実際の使用状況において 現実的なものである。図 3.24 では、20kHz ほどで事象取得レートの飽和が見られ る。Data Sparsification 機能をオンにし、データを圧縮すれば、事象取得レートの 上限は、開発目標のおよそ 2 倍である 20kHz となることがわかった。



図 3.24: Data Sparsification 機能をオンにした場合の事象取得レート。

第4章 SVXテレスコープを用いたシ リコン検出器の試験用システ ムの開発

SVX テレスコープを用いた ATLAS 実験アップグレード用シリコン検出器の試 験をするための、SVX テレスコープと DUT との統合読み出しシステムを開発し た。この統合読み出しシステムは、特定の DUT に限定しない汎用的なものを目指 して設計を行なっているが、本研究においては、システムの有効性を確認するた めに、統合読み出しシステムに ATLAS 実験アップグレード用ピクセル検出器を DUT として組み込んだ。

この統合読み出しシステムでは、ヒット位置分布、ヒット位置の相関といった 基本的なデータの表示や、SVX テレスコープとDUT のデータの正しい統合がオ ンラインでできることを目標とする。

4.1 ATLAS実験アップグレード用ピクセル検出器との 統合

4.1.1 ATLAS 実験アップグレード用ピクセル検出器について

ATLAS 実験アップグレード用ピクセル検出器 (以下、単にピクセル検出器と呼 ぶ)は、2026年のインストールを目指して現在開発が進められている。今回扱うピ クセル検出器は、センサと読み出し ASIC が、後に説明するバンプボンディングと いう手法で接合された、ハイブリッド型と呼ばれるものである。センサは浜松ホ トニクスが製造したものを、読み出し ASIC は FE-I4B^[8]を使用している。

読み出し ASIC FE-I4B

ピクセル検出器の信号読み出し用 ASIC である、FE-I4B について解説する。FE-I4B の仕様を表 4.1 にまとめた。

高ルミノシティ環境下での使用を想定しているため、FE-I4Bは300 Mradの高放 射線被曝に耐え得るよう設計されている。FE-I4Bは、チップの大きさが18.8 mm× 20.2 mmと、高エネルギー物理学実験で使われるものとしては最大である。シリ

ピクセルの大きさ	$50\mu\mathrm{m} imes250\mu\mathrm{m}$
ピクセル数	$80 \operatorname{Column} \times 336 \operatorname{Row}$
信号の読み出し方式	DC型読み出し、負極性
暗電流耐性	100 nA
最大読み出し電荷量	$100,000 \mathrm{e^-}$
ADC	4bit 深さ、ToT 方式
動作クロック周波数	$40\mathrm{MHz}$
データ出力レート	$160\mathrm{Mbps}$
最大トリガレイテンシ	$6.4\mu\mathrm{s}$
放射線耐性	300 Mrad

表 4.1: ピクセル検出器信号読み出し用 ASIC FEI4 の仕様。

コンピクセルセンサは FE-I4B に覆いかぶさるように配置され、両者の端子同士 は、バンプと呼ばれる突起によって接続されている (バンプボンディング)。セン サからの信号は、バンプを介して FE-I4B に送られた後、デジタル信号に変換さ れる。FE-I4B は、信号の大きさをデジタル値に変換する ADC は搭載しておらず、 代わりに信号が閾値を超えた時間 (Time over Threshold、ToT)を、クロック周期 の単位で出力する。ToT と電荷の関係は、FE-I4B の内部で生成したテスト電荷 を、センサの信号の代わりに入射することにより測定でき、図 4.1 のような関係 になる。FE-I4B は、信号が閾値を超えたチャンネルのデータのみ出力する。さら に FE-I4B は、チップ 1 枚当たり 512bit の Global Register と、各チャンネル毎の 14bit の Local Register という設定用レジスタを搭載しており、アンプの帯域や、 トリガレイテンシ、テスト電荷の入射量など、設定用レジスタを通じて非常に多 岐にわたる動作を変更できる。

FE-I4Bの基本的な入力インターフェースは、1つの信号ラインを介して送る10 種のシリアルデータ (コマンド)という形でまとめられている。10種のコマンドで、 設定用レジスタの書き込みや読み出し、テスト電荷の入射、トリガの入力などを 行う。

FE-I4B は微細化によるデータ量の増加に対応するために 160 Mbps という高い データ出力レートを持つ。また、FE-I4B はデータを 8b/10b という形式で符号化 して出力できる。8b/10b では元のデータを 8bit づつに区切り、それぞれを 10bit の符号化したデータに変換する。8b/10b の利点として、Low や High が 4 クロッ ク以上続かないようになっており、信号からサンプリングのためのクロックの復 元が可能であることや、Low と High の割合が常に 1:1 になることにより DC バラ ンスを保つことができること、8bit から 10bit へ変換する際の冗長性を生かして、 データとは別に、制御用コマンドが定義されていることがあげられる。これらの 利点のため、通常は出力データは 8b/10b で符号化する。



図 4.1: ピクセル検出器の ToT とテスト電荷入射量の関係^[12]。あるテスト電荷の 入射量に対して、100 事象のデータを取得している。

4.1.2 SEABAS2を用いたピクセル検出器の読み出し

SVX テレスコープと同様に、SEABAS2 を用いたピクセル検出器の読み出しシ ステムも開発されてきた^[11]。SEABAS2 を用いたピクセル検出器の読み出しシス テムの全体構成を図 4.2 に示す。ピクセル検出器も SEABAS2 によって読み出すこ とにより、読み出し ASIC よりも PC に近い部分を共通化できるため、読み出しシ ステムの統合が容易になる。この読み出しシステムでは、ピクセル検出器の本体 基板と SEABAS2 はアダプタカードと呼ばれる基板を介して接続される。アダプ タカードは 4 つの接続端子を搭載し、4 枚の FE-I4B まで同時に読み出せる。



図 4.2: SEABAS2を用いたピクセル検出器の読み出しシステムの、各基板の接続 図。アダプタカードには、1 枚の FE-I4B を搭載したピクセル検出器本体基板を4 枚まで接続できる。アダプタカードは SEABAS2 上の IEEE P-1386 64pin コネク タへと接続される。

このピクセル検出器読み出しシステムのファームウェアとソフトウェアに対し、 統合読み出しシステムへの組み込みのために新たな機能の実装や設計変更を行った。 ファームウェアでは、4.2節で解説するタイムスタンプを付加するために、トリ ガ処理部やデータの送出部を変更した。具体的には、トリガ処理部をSVX テレス コープのファームウェアで用いていたものに置き換え、連続的に出力される FE-I4B のデータに対し、ヘッダの付加を確実に行うために、ヘッダデータを一時的に保 持する FIFO を新たに実装した。これら実装を終えた後のファームウェアのブロッ ク図を図 4.3 に示す。



図 4.3: ピクセル検出器読み出しファームウェアのブロック図。上からトリガ処理 部、コマンド送信部、データ読み出し部に分けられる。実線は FPGA の内部信号 とコマンドの通り道、破線は PC へ送られるデータの通り道を表す。4 枚の FE-I4B に向けて、コマンドの通り道を表す矢印は1つしか書かれていないが、実際には FE-I4Bのそれぞれで別々に用意されており、どれか1つだけ、あるいは同時に全て にコマンドを送信することが可能である。また、トリガ処理部は SVX テレスコー プで開発したものを、そのまま使っている。

ソフトウェアにおいては、4.3 節で述べる SCTJDAQ との整合性を持たせるため に、クラス設計を変更し、SVX テレスコープの読み出しソフトウェアと同様の構 造とした。ソフトウェアのブロック図は図 2.15 と同じである。

事象取得レート

SEABAS2 を用いたピクセル検出器の読み出しシステムの事象取得レートを、 SVX テレスコープの時と同様の方法で調べた。本システムでは、4 枚の FE-I4B ま で同時に読み出せるが、今回は1枚のFE-I4Bで試験を行った。結果を図4.4に示 す。入力するトリガの周波数を上げていくと、およそ21kHzで事象取得レートは頭 打ちとなった。このことから、ピクセル検出器の検出器の事象取得レート上限は、 目標とする10kHzのほぼ2倍の21kHzであり、Data Sparsification機能を動作さ せた時のSVXテレスコープの事象取得レート上限とほぼ同じであることがわかっ た。この時、ピクセル検出器の出力データサイズは1事象あたり143.3 byteで、事 象取得レートが21kHzではデータ転送レートはおよそ24 Mbpsとなる。これは、 SEABAS2のデータ転送能力の2.4%であり、ピクセル検出器のSEABAS2読み出 しにおける不感時間は7.3 µsと短いので、SVXテレスコープと同様に、ソフトウェ アがボトルネックとなっていると推測する。



図 4.4: ピクセル検出器の入力トリガ周波数と事象取得レートの関係。横軸が入力 したトリガの平均周波数、縦軸が実際に取得できた事象取得レート。

4.2 Trigger Logic Unit を用いた事象データ統合

ビーム試験において、テレスコープ、DUT 両者の事象が同じ粒子に由来するも のだという保証をするために、共通のトリガを発行して各検出器に分配する役割 を担うのが、Trigger Logic Unit(TLU)である。また、統合読み出しシステムでは、 SVX テレスコープと DUT の両者のデータをオンラインで統合することを目指す。 データの統合はソフトウェア上で行うが、それぞれの読み出し ASIC が出力する データのみを見ても、同じ粒子に由来するものかどうかを判断するのは難しい。こ れは、SVX テレスコープが出力するデータには、SVX4 に割り当てた ID や読み出 しに使われたパイプラインコンデンサの番号、各チャンネルの ADC 値という情報 しか含まれていないことや、ピクセル検出器の出力するデータには事象番号、時 間情報が含まれているものの、そのままでは範囲が狭く、ビーム試験で用いるに は不十分なためである。そのため、事象番号や時間情報などをファームウェア上 で付加する必要がある。この時間情報を作るためのクロック信号も TLU が生成し 分配する。 TLU は SEABAS2 の前世代機種にあたる、SEABAS1 に実装した。SEABAS1 も FPGA と NIM 入出力を備えている。TLU を用いて、SVX テレスコープと DUT を 同時に読出す場合の接続図を図 4.5 に示す。



図 4.5: TLU を用いて、SVX テレスコープと DUT を同時に読出す場合の接続図。

4.2.1 BUSY 信号によるトリガ Veto

一般に、トリガ信号を受け取るとデータを出力するタイプの検出器において、ト リガを受け付けることができない時間というものが少なからず存在する。この時 間にトリガ信号を入力しても、それは無視される。

SVX テレスコープやピクセル検出器についてもそれは同じである。SVX テレス コープにおいては、データを出力している間や、設定を書き込んでる間、プリア ンプのリセットを行うときはトリガ信号を入力してはいけない。ピクセル検出器 においてもデータ出力や、コマンド受信の間はトリガ信号を入力できない。また、 読み出し ASIC 以降においても、SEABAS2 の FPGA 上に作られた FIFO が満杯 になるとそれ以上データを受け付けないので、データを後段に送り、FIFO に空き ができるまではトリガを発行すべきではない。

SVX テレスコープとピクセル検出器の統合にあたって、これらが原因で、片方 のみトリガが無視されることになれば、事象番号が両者で一致しなくなり、オン ラインでのデータの統合は難しくなる。そこで、トリガを入力できない、もしく は望ましくないタイミングでは、トリガを発行しないように、トリガを受け付け られないことを表す BUSY 信号を出力する機能を SVX テレスコープとピクセル 検出器のファームウェア上に、その BUSY 信号を用いてトリガを Veto する機能を TLU 上に実装した。

4.2.2 タイムスタンプを用いた事象再構成の確認

BUSY 信号によるトリガ Veto が正しく機能していることを確かめるため、SVX テレスコープとピクセル検出器両者のファームウェア上に、時間情報であるタイム スタンプをデータに付加する機能を実装した。タイムスタンプは TLU からクロッ ク信号を受け取り、カウントしている。

タイムスタンプをカウントするクロック信号の周波数は、可変であるが、事象 取得レートの目標である 10 kHz を考慮し、その 10 倍の 100kHz とした。

タイムスタンプは SVX テレスコープとピクセル検出器のそれぞれのデータの頭 に、ヘッダという形で付加するようにした。ヘッダにはタイムスタンプのほかに、 事象番号、任意の1byteのデータ (SVX テレスコープでは、これを使って電荷補 正用 TDC のデータを出力する) が含まれている。このヘッダを付加する機能や、 事象番号、タイムスタンプをカウントしヘッダに書き込む機能は、1つの IP コア としてまとめており、他の検出器への移植を容易にしている。

4.2.3 動作確認

TLUを用いてトリガ Veto を行い、データが正しく統合されているか調べるため に、SVX テレスコープ、ピクセル検出器のタイムスタンプが一致 (ただし±1まで のズレは許容した) しているかどうかを各事象ごとに確認した。ただしこの時、オ ンラインでデータの統合は行っておらず、各検出器からの出力データをオフライ ンで解析した。

この結果、図4.6のように、タイムスタンプのずれが存在することがわかった。 ただし、タイムスタンプのずれは、片方の検出器に余分な事象が入ることにより 生じており、その余分な事象を取り除けば、それ以降のタイムスタンプは一致し ている。すなわち、タイムスタンプは正しく機能しているが、BUSY 信号による トリガ Veto が完全ではないことを示唆している。

タイムスタンプのずれが起こる頻度を余分な事象が入る回数で見たのが図 4.7 で ある。図 4.7 から、10 万事象においてずれの回数は 60 回ほどであり、SVX テレス コープとピクセル検出器の事象数にずれが生じる頻度は 0.01% のオーダである。

対策を何もしていない場合、1度ずれが生じると、その後の事象データの統合は 全て失敗してしまうので、SVX テレスコープと DUT の統合読み出しソフトウェ ア上で、タイムスタンプを用いた補正を行うこととした。

4.3 ビーム試験用ソフトウェアフレームワークSCTJ-DAQ

SCTJDAQは、KEK 安芳二氏の主導でビーム試験用に開発されたソフトウェア フレームワークである。SCTJDAQ は以下のような特徴を持つ。



図 4.6: タイムスタンプ不一致の一例。表の列は、左から事象番号、SVX テレス コープのタイムスタンプ、ピクセル検出器のタイムスタンプを表す。左の表では、 SVX テレスコープ側に余分な事象が、右の表では、ピクセル検出器側に余分な事 象が入って、タイムスタンプがずれている。



図 4.7: 片方の検出器に余分な事象が入ったために、タイムスタンプにずれが生じた回数の推移を10万事象まで見たもの。横軸は事象番号であり、縦軸がずれが生じた回数である。赤がピクセル検出器側、青はSVX テレスコープ側に余分な事象が入ったことを表す。

- マルチプロセス化による各機能のモジュール化、高速化
- ウェブブラウザ上で機能する、Graphical User Interface (GUI) (図 4.8)
- オンライン解析機能による、各種ヒストグラムの生成、GUI での表示



図 4.8: SCTJDAQ の Graphical User Interface (GUI) 画面。ウェブブラウザを用 いて表示している。Start、Stop などのコマンドや、設定ファイル、ラン番号の設 定などが、この GUI を通じて行える。

この SCTJDAQ に SVX テレスコープ、ピクセル検出器の読み出しソフトウェア をそれぞれ組みこんだ。SVX テレスコープ、ピクセル検出器の読み出しソフトウェ アを組み込んだ後の SCTJDAQ のブロック図を図 4.9 に示す。

SVX4Reader と FEI4Reader の2つのモジュールは、検出器からのデータを読み出 し、デコードと整形を行い、後段へ送る。また、検出器の制御も全て、これら Reader モジュールの担当としている。各 Reader モジュールからのデータは EventMerger モジュールに送られ、そこで統合される。EventMerger モジュールで統合された データは、EventDispacher モジュールへ送られ、EventDispacher モジュールはそ の先のモジュールへとデータを分配する。EventLogger モジュールでは、データ をバイナリファイルとして保存する機能を担う。EventAnalyzer モジュールは、オ ンライン解析を行い、様々なヒストグラムを生成できる。EventAnalyzer モジュー ルは、全てのデータを保存する必要のある Logger とは違い、オンライン解析によ り検出器が正しく動作しているかを示せれば良いので、全てのデータを必要とす る訳でない。そのため、EventDispatcher モジュールによって、EventAnalyzer モ ジュールへ分配するデータ量を調整して、全体の事象取得レートへ影響を及ぼさ ないようにしている。



図 4.9: SVX テレスコープとピクセル検出器の読み出しソフトウェアを組み込んだ SCTJDAQ のブロック図。赤い四角はプロセス、オレンジの矢印はデータの流れ を表す。データ送受信のためのプロセス間通信には POSIX Message Queue を用い ている。

また、各検出器の事象データを統合する EventMerger モジュールに、事象ずれ の補正機能を新たに実装した。SCTJDAQ は3つ以上の検出器の読み出しソフト ウェアを統合することも可能である。そのため、この補正機能のアルゴリズムも 3つ以上の検出器の読み出しを想定して設計した。ずれの補正アルゴリズムを図 4.10 に示す。EventMerger モジュールにおいて、各検出器のタイムスタンプが1以 上ずれている時、次の事象では、最大のタイムスタンプを持っている検出器の事象 データに SCTJDAQ 内部で生成したダミーのデータを挿入する。これにより、さ らにその次の事象ではタイムスタンプのずれが修復される。タイムスタンプがず れた状態で統合された事象データや、ダミーデータを含んだ事象データは、通常 のデータと同様に保存され、失われることはないので、後の解析でずれの頻度な どを調べることが可能である。



図 4.10: SCTJDAQ の EventMerger モジュールに実装された、事象ずれ補正機能 の図解。左から順に1事象づつ、EventMerger モジュールの動作を描いてある。灰 色の矢印の上に書かれた長方形は、各検出器の Reader モジュールが出力する事象 データ、その中の数字はタイムスタンプを表す。EventMerger モジュールでは、各 検出器の Reader モジュールから送られてきた事象データを統合し、さらに下流へ と送信する。タイムスタンプの不一致を検知すると、次の事象でダミーデータを 挿入することにより、さらにその次の事象の不一致を解消する。

4.3.1 実験室での動作確認

基本動作

まず、オンライン解析機能の動作を確かめた。図 4.11 に示すように、ヒット位 置の分布や ADC 値の分布などの、様々なヒストグラムが、ウェブブラウザ上で更 新されていくことを確認した。

次に、EventMergerモジュールによる、事象ずれの補正機能の確認を行った。図 4.12 に、EventMergerモジュールがデバッグ用に出力したログを示す。このログを 見ることによって、事象ずれは全て解消できていることを確かめた。

事象取得レート

SCTJDAQを用いてSVX テレスコープとピクセル検出器の読み出しを行った場合の事象取得レートを、SVX テレスコープとピクセル検出器のそれぞれの読出しシステムで測定した時と同様の方法で測定した。この試験においては、SVX テレスコープは4枚の本体基板を同時に読み出し、ピクセル検出器は1枚のFE-I4Bのみを読み出した。

SVX テレスコープの Data Sparsification 機能を動作させずに、事象取得レート を測定した結果を図 4.13 に示す。図 4.13 から、入力するトリガの周波数を上げて いくに従って、事象取得レートはおよそ 6.5 kHz で飽和することがわかった。単純 に、事象取得レートが最も遅い検出器が全体の事象取得レートの上限を決めると 考えた場合、単独で動作させた場合の SVX テレスコープとピクセル検出器、それ ぞれの読出しシステムの事象取得レートの上限は、それぞれ、4 kHz と 21 kHz で



図 4.11: オンライン解析機能により、ウェブブラウザ上に表示された各種ヒストグ ラム。ヒストグラムはそれぞれ、SVX テレスコープの各チャンネルの ADC 値分 布 (左上)、SVX テレスコープのヒット位置の分布 (右上)、ピクセル検出器のヒッ ト位置の分布 (左下)、ピクセル検出器の ToT 値分布 (右下) である。ランダムな間 隔でトリガを入力しているので、それぞれのヒット位置の分布ではノイズによっ て生じた偽のヒットが見えている。

あったので、4kHz が事象取得レートの上限になる。しかし、SCTJDAQの場合、 そのおよそ1.7倍となっている。これは、EventLogger モジュールによってデータ をバイナリで書き出すことにより、ROOTを用いていたときの圧縮処理がなくなっ たことや、マルチプロセス化による EventAnalyzer モジュールと EventLogger モ ジュールの並列化によって高速化されたことの効果である。

次に、SVX テレスコープの Data Sparsification 機能を動作させて事象取得レートを測定した。図 4.14 が Data Sparsification 機能を動作させた場合の入力したトリガ周波数と事象取得レートの関係であり、これから、およそ 11 kHz で事象取得レートが飽和することがわかった。したがって、目標としていた 10 kHz の事象取得レートは SCTJDAQ でも達成可能であることを示せた。

更なる調査として、事象取得レートの上限が、統合読み出しシステムのどの箇 所で決まっているかを調べた。先ほど得た事象取得レートの上限を、データ転送 レートに変換すると、Data Sparsification 機能を使用しなかった場合で0.22 Gbps、 Data Sparsification 機能を使用した場合で0.03 Gbps である。これは、SEABAS2 と PC 間の通信路である Gigabit Ethernet のデータ転送レートの上限1 Gbps に満 たない。また 3.3 節で議論したように、ファームウェアの不感時間による事象取得 レートの上限は、Data Sparsification 機能を動作させた場合で 16kHz であり、得 られた事象取得レートの上限はこれも下回っている。したがって、統合読み出し システムにおける事象取得レートの上限は、読み出しソフトウェア SCTJDAQ上 で決まっていることになる。

各 Reader モジュールから、EventLogger モジュールへ至る、SCTJDAQのデー



図 4.12: EventMerger モジュールが出力したデバッグ用ログ。Magic Data は 16 進数の識別子であり、0xfe14 がピクセル検出器、0x6210 が SVX テレスコープを表している。事象番号 6504 でタイムスタンプのずれが生じているが、次の事象番号 6505 でピクセル検出器のデータが、ダミーデータ (識別子 0xfff) に置き換えられ、さらに次の事象番号 6506 では、タイムスタンプのずれが解消している。



図 4.13: SCTJDAQ の事象取得レート。SVX テレスコープの Data Sparsification 機能を動作させなかった場合 (1 事象あたりのデータ量 4286 byte)。横軸が入力し たトリガの平均周波数、縦軸が実際に取得できた事象取得レート。



図 4.14: SCTJDAQ の事象取得レート。SVX テレスコープの Data Sparsification 機能を動作させた場合 (1 事象あたりの平均データ量 およそ 300 byte)。横軸が入 力したトリガの平均周波数、縦軸が実際に取得できた事象取得レート。

タの流れにおけるボトルネックを特定するために、各モジュールが1事象分のデー タ処理に費やした時間の測定を行った。表4.2 に、Data Sparsification 機能を動作 させた場合とさせなかった場合のそれぞれについての結果を示す。今回測定した 時間は、読み込んだデータに対する処理に費やした時間で、データの読み込み、送 出については含まれていない。表4.2 より、Data Sparsification 機能の有無に関わ らず、SVXReader における処理が最も時間を費やしている。SCTJDAQ 全体での 事象取得レートの上限の逆数をとると、Data Sparsification 機能を使用しなかった 時で 0.153 ms/Event、Data Sparsification 機能を使用した時で 0.090 ms/Event と なり、測定に含まれていないデータ読み出しと送出の時間を考慮すると、これら の時間のほとんどを SVXReader が占めていることがわかった。これらの結果か ら、統合読み出しシステムにおけるボトルネックは、SVXReader であることがわ かる。

SVXReader において、読み込んだデータに対して行なっている処理は、データ のデコードである。SVX テレスコープの1事象あたりの平均データ量は、Data Sparsification 機能を使用すると、本測定時においておよそ 200 byte であり、SVX テレスコープの Data Sparsification 機能を使用しなかった場合の 4143 byte と比べ、 約 20 分の1以下であった。しかし、SVXReader における処理時間に大きな違いが ない。つまり、現行のデコードに用いているアルゴリズムには、データ量によら ずに費やされる一定の処理時間が存在し、それが SVXReader の処理速度を決めて いる。さらなる処理時間の短縮のためには、デコードをファームウェアで行うこ と、またはデータの統合に最低限必要なヘッダ部分のみデコードし、オンライン 解析に必要となるヘッダ部分以外のデコードは SVXReader モジュールで行わず、 EventAnalyzer モジュールで行うことなどが挙げられる。

表 4.2: SCTJDAQ でデータ取得を行った時の、各モジュールが1事象分のデータ 処理に費やした時間。上流のモジュール (検出器) からのデータ待ちや読み込み、 下流のモジュールへのデータ送出にかかる時間は含まれていない。

モジュール名	Data Sparsification 非使用	Data Sparsification 使用
SVXReader	$0.105\mathrm{ms/Event}$	$0.080\mathrm{ms/Event}$
FEIReader	$0.055\mathrm{ms/Event}$	$0.058\mathrm{ms/Event}$
EventMerger	$0.018\mathrm{ms/Event}$	$0.016\mathrm{ms/Event}$
EventDispatcher	$0.013\mathrm{ms/Event}$	$0.013\mathrm{ms/Event}$
EventLogger	$0.030\mathrm{ms/Event}$	$0.015\mathrm{ms/Event}$

第5章 ビームを用いた動作試験

開発した試験システムの動作試験と、SVX テレスコープとピクセル検出器の性 能評価を目的として、2015 年 12 月に米国の Fermilab でビーム試験を行った。本 章では、まずビーム試験の概要を述べる。そして、得られたデータから、試験シ ステムの動作確認と SVX テレスコープの性能評価を行ったので、その手法と結果 について解説する。

5.1 2015年12月 Fermilab ビーム試験

5.1.1 ビーム試験施設概要

ビーム試験は、Fermilab Test Beam Facility (FTBF)のMT6.2 ビームラインで 行った。MT6.2 ビームラインには、Fermilabのリングサイクロトロンの1つであ る Main Injector で 120 GeVのエネルギーまで加速された陽子を取り出してくるこ とができる。この陽子を直接ビームとして用いることも、ターゲットに衝突させ ることにより生じる 2 次粒子をビームとして用いることも可能である。ビームの 加速周波数は 53MHz で、Main Injector からの取り出しは 60 秒ごとに 1 度、4.2 秒 の時間をかけて取り出される。1 度に取り出されるビームのまとまりをスピルと呼 ぶ。ビームの種類や エネルギー、強度は必要に応じて変更でき、今回のビーム試 験では主に、ビームを 120 GeV の陽子、スピルあたりの粒子数を5 万に設定して データ取得を行った。120 GeV という高エネルギーの荷電粒子を用いることは、セ ンサによる荷電粒子の多重散乱が抑え、飛跡再構成の精度を高めるために重要で ある。

5.1.2 **セットアップ**

ビーム試験のセットアップを図5.1に、SVX テレスコープとピクセル検出器、プ ラスチックシンチレータ検出器の詳細な配置を図5.2に示す。以降の議論におい て、座標系を、ビーム軸をz軸、ビーム軸が水平面にあるとして鉛直下向きをy軸、 そして右手系の直交座標系を成すような軸をx軸として定義する。ビーム軸上に、 SVX テレスコープの4枚の本体基板と、その間に1枚のFE-I4Bとセンサを搭載し たピクセル検出器本体基板を2枚、それぞれのセンサ面がビーム軸と直交し、セ ンサの中心がビーム軸に来るように置いた。SVX テレスコープ本体基板は、2枚

のセンサのストリップがそれぞれ、x軸、v軸と直交するように置き、x軸と直交 するストリップを持つセンサをx方向のセンサ、y軸と直交するストリップを持つ センサを v 方向のセンサと呼ぶこととする。また、ピクセル検出器はピクセルの 短辺を v 軸と平行、長辺が x 軸と平行になるように配置した。実際には取り付け 精度や設置場所のわずかな傾斜などにより、図 5.2 の配置からわずかなずれが生じ る。そのため、飛跡再構成などのオフラインで行う解析では、得られたデータを 用いてこのずれを求め、補正を行う必要がある(アラインメント)。さらに SVX テ レスコープとピクセル検出器を挟むように、トリガカウンタとして2つのプラス チックシンチレータ検出器をビーム軸上に置いた。2つのプラスチックシンチレー 夕検出器の信号は、それぞれ Discriminator モジュールを通して NIM 信号に変換 した後、Coincidence モジュールを通して TLU のトリガ入力へと向かう。SVX テ レスコープとピクセル検出器に対しては、ビーム下流から順に、SVX テレスコー プはテレスコープ0からテレスコープ3、ピクセル検出器はピクセル0からピクセ ル1と番号を定めた。SVX テレスコープとピクセル検出器の2つの SEABAS2 は、 スイッチングハブを通じてデータ読み出し用の PC へと接続した。また、データ読 み出し用 PC は SVX テレスコープとピクセル検出器の近くに配置し、そこからコ ントロールルームへ通じる Ethernet ケーブルを用いて、コントロールルームから リモートアクセスした。SVX テレスコープとピクセル検出器は、2.4節で説明した 筐体とレールを用いて設置した。なお、筐体は SVX テレスコープ用に製作したも のであったが、ピクセル検出器の本体基板が SVX テレスコープとほぼ同じ大きさ であったので、治具を新たに製作してピクセル検出器の固定にも用いた。SVX テ レスコープの筐体に乾燥空気を流すことによって、SVX テレスコープ本体基板の 冷却を行った。

5.2 試験システムの動作確認

ビーム試験で得られたデータを用いて、試験システムの動作確認を行い、SCTJ-DAQに実装した、イベントずれ補正機能が正しく機能したことを示す。

SCTJDAQ上のオンライン解析機能によって得られた結果について述べる。図 5.3 は、SVX テレスコープとDUT のヒット位置の分布である。SVX テレスコープ では、1 枚の本体基板に搭載された、2 枚のシリコンストリップセンサの情報を組 み合わせることにより、2 次元のヒット位置情報を得ている。図 5.3a と図 5.3b を 見ると、どちらにおいても、センサの一部分である四角形の領域に、ヒット位置が 集中している。これは、トリガカウンタであるシンチレータの大きさがビーム径 やセンサより小さいため、シンチレータの形が見えているものである。次に、図 5.4 は、SCTJDAQ のオンライン解析機能を用いて作成した SVX テレスコープと DUT のヒット位置の相関である。この図 5.4 から、SVX テレスコープと DUT の ヒット位置には明確な相関があることがわかる。4.2 節において、SCTJDAQ のイ ベントずれ補正機能によりタイムスタンプが各検出器間で一致することを実験室



図 5.1: Fermilab ビーム試験でのセットアップ図。図では省略しているが、トリガ カウンタとして用いる2つのプラスチックシンチレータは、それぞれ Discriminator モジュールを経由し、Coincidence モジュールを通じて TLU のトリガ入力へ繋が る。SVX テレスコープとピクセル検出器のそれぞれのセンサには、全空乏化電圧 (SVX テレスコープでは +80 V、ピクセル検出器では -200 V)を印加している。



図 5.2: SVX テレスコープとピクセル検出器、プラスチックシンチレータ検出器の 横から見た配置図。6 つ並んだ縦線は、緑色が SVX テレスコープの本体基板、橙 色がピクセル検出器の本体基板を表し、両端にある水色の長方形はプラスチック シンチレータ (大きさ 55 mm × 10 mm × 5 mm)を表す。プラスチックシンチレー タは、ビーム上流側では鉛直下向きに、ビーム下流側では画面に垂直な向きに取 り付けられている。本体基板の側に描かれている、灰色の線は本体基板に取り付 けられたセンサを表す。図中に描かれている数字は距離で、単位は mm である。
で確認したが、この明確な相関によって、正しく事象データが統合されているこ とをビームを用いて実証できた。



図 5.3: ビーム試験で得られた、オンライン解析によるヒット位置分布。横軸、縦軸ともにセンサのチャンネル番号となっている。



図 5.4: ビーム試験で得られた、オンライン解析による、SVX テレスコープとピク セル検出器のヒット位置の相関。

図 5.3a と 5.4 には、周りに比ベヒットが極端に多い領域が筋状に存在する。オ ンライン解析においては、ヒット位置を、各センサで最大の ADC 値 (ピクセル検 出器においては ToT)を持つチャンネルの位置として定めている。そのため、粒子 が通過していないにもかかわらず、あるいは、電荷を収集できないタイミングで トリガが発行された事象にもかかわらず、その時のペデスタルが最も高いチャン ネルをヒットと判断してしまうために、偽のヒットが生じる。この偽のヒットが 図 5.3a と 5.4 で筋状に見えていた。そこで、偽のヒットを消すために、各チャンネ ルのペデスタルの違いを補正し、さらに、ペデスタルと比べてノイズの3倍以上 の ADC 値を持つことをヒットと定義した場合のヒット位置の分布と相関分布が図 5.5 である。図 5.5 により、図 5.3a と図 5.4 にあった偽のヒットは取り除くことが できることを示した。



(a) SVX テレスコープのヒット位置 分布。

(b) SVX テレスコープとピクセル検 出器のヒット位置の相関分布。

図 5.5: ビーム試験で取得したデータを、オフライン解析して得た、SVX テレス コープのヒット位置分布とSVX テレスコープとピクセル検出器のヒット位置の相 関分布。図 5.3、図 5.4 と異なり、 横軸と縦軸を、ともにセンサ中の位置 (単位 µm) で表した。

5.3 SVX テレスコープの性能評価

SVX テレスコープの性能評価を行うため、オフライン解析ソフトウェアを開発 した。本節では、まず、このオフライン解析ソフトウェアについて解説し、続い て、オフライン解析ソフトウェアを用いて得られた結果を示す。

5.3.1 オフライン解析ソフトウェア

オフライン解析ソフトウェアでは、以下に示す項目を行う。

SVX テレスコープが出力した生のデータから、較正で得られたゲインの値を用いて、各チャンネル毎に ADC 値を収集電荷量へと変換し、収集電荷量が予め定めた閾値を超えているチャンネル (ヒットチャンネル)の情報のみを残す (ヒット情報作成)。

- 電荷分割により生じる、隣接した複数のヒットチャンネルの情報をまとめ上
 げ、荷電粒子のヒット位置や、センサの総収集電荷量を求める(クラスタリング)。
- 各センサのヒット位置の相関分布から、ビーム試験時に粗く測定した各セン サ間の相対位置と、実際の相対位置の間のずれを数十 μmのオーダで補正す る(プレアラインメント)。
- SVX テレスコープの各センサごとに求めたヒット位置を元に、粒子の飛跡の 探索を行う (飛跡探索)。
- 探索された飛跡を再構成し (トラッキング)、飛跡と各センサが交わる点と、 センサの信号から求めたヒット点との距離 (残差、Residual)の分布から、各 センサ間の相対位置を μm のオーダで求める (アラインメント)。
- アラインメントによって補正を行った後の各センサ間の相対位置を用いて、
 再びトラッキングを行い、位置分解能や検出効率などを求める。

オフライン解析ソフトウェアは、これらの工程をそれぞれ単独で実行できるよ うに、工程毎に実行ファイルを分割し、結果を中間ファイルとして逐一出力する 設計とした。図 5.6 に、このオフライン解析ソフトウェアの概略図を示す。



図 5.6: 開発したオフライン解析ソフトウェアの概略図。赤く色付けされた四角は 各工程ごとに分割した実行ファイル、灰色に色づけされた四角は中間ファイルで ある。オレンジの矢印は実行する順番を表している。

各工程について、以下に更なる解説を加える。

ヒット情報作成

事前に測定した、各チャンネルのペデスタルとノイズ量、ゲインの値を用いて、 ADC 値を収集電荷量へ変換する。次に閾値判定を行い、ノイズ量の3倍を超える 電荷を収集したチャンネルをヒットチャンネルとして、データに残す。また、SVX4 が電荷収集に適さないタイミングを、SVX テレスコープに実装した TDC 値ごと に ADC 分布を見ることにより求め、そのタイミングにおいて取得された事象を解 析から取り除く。図 5.7 は、今回のビーム試験で得られた TDC 値ごとの ADC 分 布である。以降の解析では、2 以下、12 以上の TDC 値を持つ事象のみを用いた。



図 5.7: 今回のビーム試験で得られた、電荷収集効率補正用 TDC の値と ADC 分布 の関係。横軸はある 1 枚の SVX4 の全てのチャンネルの ADC 分布、縦軸は TDC の値である。以降の解析においては、赤矢印で示した領域の事象を選別削除した。

クラスタリング

クラスタリングでは、電荷分割を考慮して、互いに隣接したヒットチャンネル をまとめあげることにより、収集された総電荷量とヒット位置を求める。このま とめあげられたチャンネルの集まりをクラスタ、クラスタ中のチャンネルの数をク ラスタサイズと呼ぶ。総収集電荷量は、クラスタ中の各チャンネルの収集電荷量 を単純に総和することにより求めた。ヒット位置は、クラスタ中の各チャンネル のストリップの位置について、電荷量で重みをつけて平均をとることにより算出 した。このヒット位置の算出法を重心法と呼ぶことにする。

収集電荷量が閾値を超えたチャンネルのみを用いた重心法においては、クラス タサイズが1の場合、算出されたヒット位置はヒットチャンネルのストリップの位 置に縮退し、ヒット位置の分布に不連続な飛びが現れるため、解析に不都合であ る。また、ヒットチャンネルに隣接するチャンネルでは、閾値を超えないわずかな 電荷が収集されている可能性があり、この情報をヒット位置算出に組み込むこと により、位置分解能向上を狙う。そこで、まずヒットチャンネルのみでクラスタを 作った後に、更にそのクラスタに隣接するチャンネルもクラスタへ加えることと した。すなわち、センサの端にヒットチャンネルがある場合を除いて、最小クラ スタサイズは3となる。これによって、ヒット位置の分布の不連続性を解消する。 SVX テレスコープはストリップセンサを用いているので、ヒット位置のx成分 と y 成分は別々のセンサからの情報によって算出する。そのため、片方のセンサ にのみクラスタが存在する場合など、ヒット位置のどちらかの成分しか算出でき ない場合については、解析から取り除いた。

飛跡探索

多数のヒット点から、ノイズによって生じたヒット点などを取り除いて粒子の 飛跡を探し出す作業が飛跡探索である。今回行ったビーム試験においては、ビー ム中の粒子密度があまり高くないので、1事象に含まれる荷電粒子は1つであるこ とを仮定し、総収集電荷量が最大のクラスタを各センサごとに選び出し、それら のヒット点を結ぶことにより飛跡とした。

1つの飛跡にヒット点が2つ以下しかない場合、飛跡が再構成できないか、飛跡 の誤差が求められないため、解析から取り除いた。

アラインメント

アラインメントでは、飛跡探索で得た飛跡を用いて、各SVX テレスコープ本体 基板の配置を求める。この時、基準となる座標系はテレスコープ0に固定した。ア ラインメントはテレスコープ0以外の各本体基板について1枚づつ、順にテレス コープ1、2、3と行う。アラインメントの結果得られた配置は、次のアラインメン トにおける飛跡再構成に即座に用いる。これを、得られた配置に変化が現れなく なるまで、繰り返し行う。アラインメントにおいて、あるセンサについて残差分 布を求める時、そのセンサが実装されている本体基板におけるヒット位置は飛跡 再構成の際に使用せず、残りの3枚の本体基板におけるヒット位置を用いる。

残差分布から変位量を求める手法としては、 χ^2 最小化法を用いた^[13]。 χ^2 は、式 5.1のように定義した。式5.1中の σ は、飛跡とセンサの交点の位置分解能、 \vec{D} は、 アライメント前の残差であり、飛跡とセンサが交わる点 (\vec{P}) とクラスタリングに よって求めたヒット位置 (\vec{Q})の差である。 \vec{D} は、センサを \vec{X} だけ変位した後の残 差で、 \vec{D} との変化量は \vec{X} と、ある行列aを用いて、 $a^{T} \cdot \vec{X}$ と表すことができる。 変位の自由度を、xとy方向の平行移動と、z軸周りの回転に制限した場合、 $a^{T} \cdot \vec{X}$ は式 5.2 と書ける。x, yは、それぞれヒット位置のx成分とy成分、 T_x, T_y, R_z は それぞれxとy方向の平行移動量と、z軸周りの回転量を表す。

$$\chi^{2} = \sum_{\text{hits}} \frac{|\vec{D}'|^{2}}{\sigma^{2}} = \sum_{\text{hits}} \frac{|\vec{D} + a^{\mathrm{T}} \cdot \vec{X}|^{2}}{\sigma^{2}}, \quad (\vec{D} = \vec{Q} - \vec{P})$$
(5.1)

$$a^{\mathrm{T}} \cdot \vec{X} = \begin{pmatrix} 1 & 0 & -y \\ 0 & 1 & x \end{pmatrix} \begin{pmatrix} T_x \\ T_y \\ R_z \end{pmatrix}$$
(5.2)

 χ^2 を最小にする変位 $\vec{X'}$ は、 $\partial \chi^2 / \partial \vec{X} = 0$ を要求することにより、以下のように求められる。

$$\vec{X'} = M^{-1}\vec{V}, \quad (M_{ij} = \sum_{\text{hits}} \frac{a_{i\mu}a_{\mu j}}{\sigma^2}, \quad V_i = \sum_{\text{hits}} (-\frac{a_{i\mu}D_{\mu}}{\sigma^2}))$$
 (5.3)

アラインメントを繰り返す際、変位量の収束性を良くするため、自由度を2に 減らし、平行移動のみにしたアラインメントと、z軸周りの回転を加えた3自由度 によるアラインメントを交互に行った。

5.3.2 解析結果

収集電荷量分布

クラスタリングによって得られた、収集電荷量の分布を図 5.8 に示す。この解析 に用いたゲインの値は、ビームラインに SVX テレスコープを設置し、ビームがな い状態で、3.2 節で説明した自動較正機能を用いることにより測定している。シリ コン検出器で得られる電荷分布はランダウ分布と呼ばれる関数に従うことが知ら れており、図 5.8 には、ランダウ分布による近似曲線を重ねた。図 5.8 から、収集 電荷分布は、最頻値が (2.327±0.001) × 10⁴ e⁻ のランダウ分布で近似できる事が わかった。ビームのエネルギーが十分高いため、入射粒子を MIP と仮定すると、 テレスコープのセンサ厚では 2.3 × 10⁴ e⁻ の収集電荷が期待される。この値はビー ム試験で得た値と 1% の範囲で一致している。これは、SVX テレスコープの読み 出しシステムが、ハードウェア、ファームウェア、そしてソフトウェアの全てにお いて正常に動いていること、さらにゲイン測定やクラスタリングが正しく行えて いる事を示している。

電荷分割

クラスタリングの際、クラスタ中の各チャンネルのストリップの位置について、 電荷量による重み付き平均をとることにより、ヒット位置を求めた (重心法)。し かし、これは作業仮説であり、この重心法で正しくヒット位置を求めることがで きるかどうかは、実データを用いて検証する必要がある。



図 5.8: ビーム試験で得られた、SVX テレスコープの収集電荷分布。横軸が収集電荷量、単位は電子数である。近似曲線はランダウ分布を用いている。



図 5.9: クラスタ中で最大の電荷を得たストリップの位置と、重心法を用いて求め たヒット位置との相対位置の分布。3から6までの各クラスタサイズについて求め た分布を積み上げている。

図5.9は、クラスタ中で最大の電荷を得たストリップの位置と、重心法を用いて 求めたヒット位置との相対位置を分布にしたものである。ストリップの間隔程度 においては、ビーム中の粒子が一様な分布をしていると仮定すると、図 5.9 で見ら れる非一様な分布は、重心法が正しくないことを表している。そこで、一様な相 対ヒット位置分布を作るため、重心法で求めた相対ヒット位置を変換する変換表 を、図 5.9 から作成した。具体的には、図 5.9 を左から積分し、それを (-25, -25) 、(25,25)の2点を通過するように縦軸にスケールと平行移動させたものを、重心 法で求めた相対ヒット位置の変換表として用いる。(-25,-25)、(25,25)の2点を 通過させたのは、相対ヒット位置 25 µm、-25 µm は、2 つのストリップのちょう ど中間地点であり、重心法において電荷が均等に分割されたことを表すので、変 換後においても不動な点であるべきだからである。この変換表を用いてヒット位 置を算出する方法を、補正重心法と呼ぶことにする。図 5.11 は、補正重心法で求 めたヒット位置と、クラスタ中で最大の電荷を得たストリップの位置との相対位 置分布、図 5.12 は、ヒット位置を重心法と補正重心法で求めた際の残差分布を比 べたものである。図 5.11 において一様なヒット位置分布が得られ、図 5.12 におい て2つのピークが生じていた残差分布が正規分布に近い分布になったことから、補 正重心法は有効であると結論づける。



図 5.10: 図 5.9 を積分し、それを縦軸にスケールと平行移動させ、(-25, -25)、(25, 25)の2点を通過するようにしたもの。横軸は重心法で得た相対ヒット位置であり、その点における縦軸の値が補正後の相対ヒット位置となる。単位は縦軸、横軸ともに µm である。



図 5.11: 補正後の相対ヒット位置分布。重心法で得た相対ヒット位置からの変換 には、表を用いているため、補正後の相対ヒット位置は離散的な値をとる。補正 後の相対ヒット位置0µm付近において、分布が一様ではないのは、その離散性の 影響である。



図 5.12: 重心法と補正重心法によって得られた、テレスコープ2のx方向のセンサ についての残差分布。

アラインメント

図5.13に繰り返し行ったアラインメントによる変位量の推移を、図5.14にアラ インメントの前後による残差分布を比較したものを示す。図5.13から、繰り返し アラインメントを行うことによって変位量が0に収束していること、図5.14から、 アライメントにより残差分布が細くなり、平均が0へ移動していることがわかる。 これから、アラインメントが正しく行えていることを示した。

位置分解能

補正重心法によってヒット位置を算出し、再びアラインメントを行った後に得 られる残差分布から位置分解能を求める。

あるセンサについて得られた残差分布の幅の大きさ $\sigma_{residual}$ は、センサの位置分 解能 $\sigma_{position}$ によるものに加え、飛跡分解能 σ_{track} からの寄与も存在するため、位 置分解能の評価には、まず飛跡分解能の評価が必要となる。飛跡分解能の評価の ため、あるセンサについてクラスタサイズが3の事象のみを選び出し、それらの ヒット位置の算出には重心法を用いず、ヒットチャンネルのストリップの位置を ヒット位置とすることにより残差分布を生成した。この残差分布は、飛跡分解能 が無限に小さく、荷電粒子の通過点に最も近いストリップの位置がヒット位置とな ると仮定すると、ストリップと荷電粒子通過点の相対位置の分布とみなせる。し たがって、飛跡分解能が有限の値 σ_{track} を持つ場合、この残差分布は、ストリップ 間隔と同じ幅を持つ矩形関数と、分散の大きさが σ_{track} の正規分布の畳み込みとな るはずである。

図5.15は、上記の手法で生成したテレスコープ0のx方向センサの残差分布で ある。テレスコープ0における飛跡分解能は、テレスコープ0に最も近接している テレスコープ1のクラスタサイズに大きく依存するため、図5.15では残差分布を テレスコープ1のクラスタサイズが3、4の場合に分けて描いた。しかし、図5.15b の残差分布は2つのピークを持っており、予想と異なっている。これは、今回の ビーム試験では、異なるセンサ同士のストリップがほぼ正確に平行となるように SVX テレスコープの各本体基板を配置したことに加え、ビーム中の全ての粒子が センサに対してほぼ垂直に入射していたため、あるx方向センサのストリップに 対するヒット位置と、そのセンサに近接するx方向センサのクラスタサイズに相 関、あるいは反相関が生じてしまっているためである。この相関によって、図5.15 の残差分布は矩形関数と正規分布の畳み込みではなくなり、飛跡分解能を評価す ることは困難であることがわかった。

しかし、今回のビーム試験では図 5.2 のように、テレスコープ0 とテレスコープ 1 の間隔は、テレスコープ2 とテレスコープ3 の間隔に比べて十分小さいため、テ レスコープ0 における飛跡分解能は、SVX テレスコープの位置分解能よりわずか に大きくなる程度のはずである。この仮定が正しければ、

$$\sigma_{\text{position}} = \sqrt{\sigma_{\text{residual}}^2 - \sigma_{\text{track}}^2} < \sqrt{\sigma_{\text{residual}}^2 - \sigma_{\text{position}}^2}$$
(5.4)



図 5.13: アラインメントを繰り返したことによる変位量の推移。横軸が繰り返しの回数、縦軸が変位量の各成分を表す。



図 5.14: アラインメント前後の、テレスコープ0のx方向のセンサについての残差 分布。



ラスタサイズが3の場合。



(a) テレスコープ1のx方向センサのク (b) テレスコープ1のx方向センサのク ラスタサイズが4の場合。

図 5.15: テレスコープ1のx方向センサのクラスタサイズが3と4の場合について みた、テレスコープ0のx方向センサについての残差分布。ただし、テレスコープ 0については、x方向センサのクラスタサイズが3の事象のみを選び出し、ヒット 位置の算出には補正重心法を用いず、ヒットチャンネルのストリップの位置をヒッ ト位置とした。

であり、これから

$$\sigma_{\text{position}} < \frac{\sigma_{\text{residual}}}{\sqrt{2}}$$
 (5.5)

となり、位置分解能の上限を定めることができる。

図 5.16 に、テレスコープ 0 の x 方向センサについての残差分布を、テレスコー プ0のx方向センサのクラスタサイズが3の場合と4の場合のそれぞれについて 示す。図 5.16 では、全てのセンサについて補正重心法を用いてヒット位置を算出 した。異なるセンサ同士のストリップがほぼ正確に平行であるために、クラスタ サイズについてもセンサ間で相関、あるいは反相関が生じる。図 5.17 はテレス コープ0のx方向センサとテレスコープ1のx方向センサについて、クラスタサ イズの相関を見たもので、両者に正の相関がある。つまり、図 5.16a では、他の センサにおいてもクラスタサイズが3で飛跡分解能が大きい事象がほとんどであ り、残差分布は1つの正規分布で近似できるが、図 5.16b では、他のセンサでも クラスタサイズが4で飛跡分解能が小さい事象の割合が増加するため、残差分布 は幅の異なる2つの正規分布の和に近づく。図5.16aの残差分布を正規分布で近 似した時の分散 $\sigma_{\text{residual}}|_{\text{clustersize}=3}$ は、 $13.79 \pm 0.03 \, \mu\text{m}$ である。よって、飛跡分解 能が位置分解能よりも大きいと仮定した場合、位置分解能 $\sigma_{\text{position}}|_{\text{clustersize=3}}$ の上 限は $\sigma_{\text{position}}|_{\text{clustersize}=3} < \sigma_{\text{residual}}|_{\text{clustersize}=3}/\sqrt{2} = 9.75\,\mu\text{m}$ と求まる。同様に、図 5.16b において、2 つの正規分布で近似した時の、幅が細い方の正規分布の分散 $\sigma_{\text{residual}}|_{\text{clustersize}=4}$ は、 $3.78 \pm 0.03 \,\mu\text{m}$ であり、クラスタサイズが4の場合の位置分 解能 $\sigma_{
m position}|_{
m clustersize=4}$ の上限は、 $\sigma_{
m position}|_{
m clustersize=4} < 2.67\,\mu{
m m}$ と求まる。位置分 解能の開発目標は 10 μm であるので、クラスタサイズが 3 の場合は目標と同程度、 クラスタサイズが4の場合は目標を大きく上回る位置分解能を達成している。



(a) テレスコープ0のx方向センサのク ラスタサイズが3の場合。正規分布で近 似曲線を描いた。



⁽b) テレスコープ0のx方向センサのク ラスタサイズが4の場合。2つの正規分 布の和で近似曲線を描いた。

図 5.16: テレスコープ0のx方向センサについての残差分布を、テレスコープ0の x方向センサのクラスタサイズが3の場合と4の場合についてみたもの。全てのセ ンサにおいて、ヒット位置の算出には補正重心法を用いている。



図 5.17: テレスコープ0のx方向センサとテレスコープ1のx方向センサについて のクラスタサイズの相関分布。横軸がテレスコープ0のx方向センサのクラスタ サイズ、縦軸がテレスコープ0のx方向センサのクラスタサイズである。

ヒット検出効率

ヒット検出効率を評価した。あるセンサについてのヒット検出効率は、その分 母を、評価対象以外の全てのセンサがヒットを検出しており、評価対象のセンサ 以外を使って飛跡が正しく再構成できる (ヒット位置を結ぶ近似直線の χ² が1 以 下) 事象の数とし、分子を、分母に含まれる事象かつ、評価対象のセンサがヒット を検出しており、その残差がある閾値 X μm 以下である事象数と定義する。

図5.18に、全てのセンサについて、飛跡とセンサとの交点の位置によるヒット検 出効率の分布を求め、それらを全て掛け算して作成した分布を示す。閾値は200 µm とした。図5.18には、検出効率が低い領域が筋状に存在するが、これは2.3.2節で 説明したマスクチャンネルによるものである。以降の解析においては、マスクチャ ンネルの効果を除いたヒット検出効率の評価を行うために、飛跡とセンサとの交 点が図5.18中の白破線で囲まれた領域にある事象のみを用いる。

次に、ヒット検出効率の閾値 X による変化を見る。テレスコープ0の y 方向の センサのヒット検出効率を、閾値 X の関数として描いたものを図 5.19 に示す。こ の結果から、ヒット検出効率は閾値がおよそ 150 µm を超えると、変化が少なくな ることがわかる。

閾値によるヒット検出効率の変化がほぼなくなる、X = 200 μm においてヒット 検出効率を求めた結果を表5.1にまとめた。この結果から、各センサの検出効率は 98%以上であることを示した。飛跡再構成を行う場合、4 枚の SVX テレスコープ の全てにおいてヒットが検出できている必要がある。したがって、飛跡を再構成 できる効率は表5.1の各ヒット検出効率を全て掛け算したものとなり、表5.1の各



図 5.18: 全てのセンサについて、飛跡とセンサとの交点の位置によるヒット検出効率の分布を求め、それらを全て掛け算して作成した分布。この時の閾値 X は 200 µm である。周辺部のヒット検出効率が 0 である領域は、トリガカウンタによってカバーされていない領域である。検出効率が落ちている筋状の領域は、マスクチャンネルによるものである。図 5.19 と表 5.1 においては、マスクチャンネルの効果を除いたヒット検出効率を評価するために、飛跡とセンサとの交点が図中の白い破線で囲まれた領域にある事象のみを解析に使った。



図 5.19: テレスコープ0のy方向のセンサについてのヒット検出効率の、ヒット検 出の判定に用いた閾値による変化。横軸は、ヒット検出の判定に用いる閾値であ り、縦軸がヒット検出効率である。

値からこの飛跡を再構成できる効率を計算すると、91.6%となる。これは、実際の 使用に耐えうる高い検出効率である。

表 5.1: SVX テレスコープの各センサごとに求めたヒット検出効率。誤差は、ヒット検出効率が二項分布に従うとして求めた。

	x方向センサ	y方向センサ
テレスコープ0	$(98.65 \pm 0.13) \%$	$(99.35 \pm 0.09) \%$
テレスコープ1	$(98.98 \pm 0.11) \%$	$(99.52 \pm 0.08) \%$
テレスコープ2	$(98.95 \pm 0.10) \%$	$(99.29 \pm 0.08) \%$
テレスコープ3	$(98.47 \pm 0.12)\%$	$(98.09 \pm 0.14)\%$

第6章 結論

ATLAS 実験アップグレード用シリコン検出器の性能評価に用いるため、試験用 システムとして、参照用飛跡検出器 SVX テレスコープと、SVX テレスコープと DUT との統合読み出しシステムを開発した。

SVX テレスコープの開発では、読み出しファームウェアの課題であった、不安 定性を取り除くことに成功し、安定したデータ取得を実現した。他にも、新たに TDC をファームウェアに実装し、電荷収集効率の補正を行うことを可能にした。 また、自動較正機能を持った読み出しソフトウェアも開発した。開発した読み出 しファームウェアと読み出しソフトウェアを用いて、SVX テレスコープの動作試 験を実験室で行い、基本動作や自動較正機能が正しく動作することを示した。ま た、事象取得レートの上限とノイズ量を測定し、事象取得レートの上限が目標の 10kHz を超えること、評価したノイズ量が文献値と一致することなどを示した。こ のノイズ量と MIP で期待される信号の電荷量から計算すると、24.4 と高い S/N 比 が得られる。

SVX テレスコープと DUT の統合読み出しシステムの開発では、SVX テレスコー プと DUT の事象データの正しい統合を保証する仕組みである、TLU による BUSY 信号を用いたトリガの Veto や、データへのタイムスタンプの付加機能を実装した。 また、ソフトウェアフレームワーク SCTJDAQ へ SVX テレスコープと DUT の読 み出しソフトウェアを組み込んだ。トリガ Veto の試験を行ったところ、事象数の 割合にして 0.01%の確率で事象のずれが生じることがわかった。このずれの原因の 詳細は不明である。そこで、SCTJDAQ 上でこのずれの補正を行った。

そして、この開発した試験用システムを用いて、ビーム試験を行い、SCTJDAQ において、オンラインで正しく事象の統合ができていること、SVX テレスコープ の検出効率、電荷分布が期待通りの結果が得られたことを示した。

さらに、新たにオフライン解析ソフトウェアを開発し、ビーム試験で得られた データを用いて SVX テレスコープの性能評価を行った。この性能評価の結果、SVX テレスコープの位置分解能の上限を、クラスタサイズが3の場合は9.75 µm、クラ スタサイズが4の場合は2.67 µm と求めた。また、すべてのセンサについて、98% 以上のヒット検出効率を達成していることを示した。

以上の結果から、開発した試験用システムは、ATLAS 実験アップグレード用シ リコン検出器の性能評価に用いることができると結論づける。

課題として、実施したビーム試験において、センサ間のストリップが正確に平 行になるような配置をしたため、性能評価において SVX テレスコープの飛跡分解 能の評価ができなかったことが挙げられる。また、さらなる位置分解能のために、 クラスタサイズが4である事象を増やす必要がある。これらの改善策として、飛 跡分解能の評価を可能にするためには、各センサをビーム軸に対して少しづつ回 転して配置すること、クラスタサイズを増加させるためには、センサをビーム軸 に対して垂直ではなく、少し角度をつけて配置することなどが挙げられる。

謝辞

研究するにあたり、山中卓教授には素粒子実験についての沢山の知識を教えて いただいたり、悩み事まで聞いていただいたりと大変お世話になりました。KEK サマチャレと物理学セミナーにおいて TA を務められる貴重な機会を作っていただ き、そこで、山中さんから教育者としてのあるべき姿勢を学びました。ありがと うございます。

花垣和則特任教授からはATLAS実験のことから、研究者としての心構えまで、 非常に多くのことを教えていただきました。研究を進めていくにあたり、様々なご 迷惑をおかけしたかと思いますが、それでもずっと熱心にご指導して下さり、心 から感謝申し上げます。

KEKの海野義信さん、池上陽一さん、中村浩一さんからは、シリコンセンサに ついての様々な知識を学ばせていただきました。また、ビーム試験において、実 験のやり方から海外での生活に至るまで、細やかにサポートをしていただき、非 常に心強かったです。

また KEK の安芳次さんには、SCTJDAQ のこと、コンピュータの知識などにおいて、様々な面でお世話になりました。安さんの書かれたコードは非常に整っていて、わかりやすく、私の目標となっております。

SVX テレスコープが安定して動作しなかった時、KEK の内田智久准教授には大 変お世話になりました。内田さんからは、ファームウェアについての経験と理論 に裏打ちされた非常にわかりやすいご指導をいただき、それまでは闇雲にしかで きなかったファームウェア開発を、体系立てて進められるようになりました。

SVX テレスコープ筐体を制作するにあたり、大阪大学金工室の坂本道夫さんに は金工のいろはを手とり足とり教えていただきました。実力不足でご迷惑をおか けしましたが、おかげでとても立派な筐体が出来上がりました。

先輩の Teoh Jia Jian さん、石島直樹さんからは沢山の助言をいただきました。 石島さんからは、SVX テレスコープを引き継いだ当初、何もわからなかった私に つきっきりで指導をいただき、研究の道筋をつけていただきました。

特任研究員の山口洋平さんは、解析のことなら何でもご存知で、私の質問にも 気さくに答えて下さり、とても頼れる存在でした。

元 ATLAS 大阪グループの廣瀬穣さん、遠藤理樹さん、荒井泰貴さんには、様々 なアドバイスをいただいたり、まだまだ未熟な私達を支えていただいたりと、親 切に接していただき、精神的な支えになりました。

後輩の今坂俊博くん、森哲平くん、原口弘くん、佐藤友太くん、澤田恭範くん、 西宮隼人くん、Diana さんには、たわいもない話を聞いてもらったり、研究に取り 組む姿勢を見せてもらったりと、良い刺激になりました。

同じ研究室の外川学助教、研究員の小野峻さん、現宇宙線研の佐藤和史さん、村 山理恵さん、杉山泰之さん、辻嶺二さん、宮崎康一くんは、実験グループは違い ますが、同じ研究室のメンバーとして、様々な面でお世話になりました。また、異 なる実験の話を聞けてとても勉強になりました。

秘書の川原希恵さんには事務手続きで大変お世話になりました。慣れない手続 きや出張も多く、あたふたしがちな私に細やかにサポートしてくださりありがと うございます。

桐山奨学会のみなさんには、6年間の学生生活を経済面で支えていただきました。奨学会事務局秘書の黒木さんには、毎年の面談会で優しく声をかけていただき、研究の励みになりました。

最後に、まだまだここに書ききれないほどの沢山の方々にお世話になりました。 研究を通じて、私は沢山の人に支えてられて生きているのだということに気付か されました。みなさん、本当にありがとうございます。



- [1] Lyndon Evans and Philip Bryant, JINST 3, S08001 (2008).
- [2] The ATLAS Collaboration, JINST 3, S08003 (2008).
- [3] L Rossi and O Brning, High Luminosity Large Hadron Collider A description for the European Strategy Preparatory Group, CERN-ATS-2012-236, (2012).
- [4] The ATLAS Collaboration, Letter of Intent for the Phase-II Upgrade of the ATLAS Experiment, CERN-LHCC-2012-022 (2012).
- [5] B.Krieger et al., IEEE Transactions on Nuclear Science 51, 1968 (2004).
- [6] L.Christofek *et al.*, Preliminary Test Results for the SVX4, DØNote 4250.
- [7] L.Christofek *et al.*, SVX4 User's Manual, DØNote 4252.
- [8] FE-I4 Collaboration, The FE-I4B Integrated Circuit Guide, version 2.3 (2012).
- [9] 東野 聡, ATLAS 実験アップグレード用シリコン検出器試験のためのテレス コープ検出器開発, 修士論文, 大阪大学 (2013).
- [10] 石島 直樹, ATLAS アップグレード用シリコン検出器試験用システムの開発, 修士論文, 大阪大学 (2014).
- [11] Theo Jia Jian, Development of SiTCP Based Readout System for The ATLAS Pixel Detector Upgrade, Master thesis, Osaka University (2012).
- [12] 荒井 泰貴, ATLAS 実験アップグレード用ピクセル検出器の性能評価, 修士論 文, 大阪大学 (2015).
- [13] Takanori Kohno, Nuclear Instruments and Methods in Physics Research A, 559, 153 (2006).
- [14] HFW Sadrozinski, *IEEE Transactions on Nuclear Science* 48, 933 (2001).