ATLAS実験アップグレード用 シリコン検出器読み出しシステムの開発

遠藤理樹

Introduction

- LHC実験：Higgs,SUSY,余剰次元などの探索が目的
- Higgs,SUSY探索やその性質の調査のためにさらなる統計量が必要
- 2020年頃にルミノシティUPのためのHL-LHC 計画
 - 積分ルミノシティ
 $2.5\text{fb}^{-1} \rightarrow 3000\text{fb}^{-1}$
 - ピークルミノシティ
 $10^{33}\text{cm}^{-2}\text{s}^{-1} \rightarrow 5 \times 10^{34}\text{cm}^{-2}\text{s}^{-1}$
- SCT(SemiConductor Tracker)
 - ATLAS検出器内部の荷電粒子飛跡検出器
 - それを構成するstrip型センサー

現行 SCT module

- ・シリコンストリップ型
センサーモジュール
- ・p-in-n型シリコンを使用

ルミノシティ増加に伴い
検出器への入射粒子が増大

- 放射線損傷増大
- Hit occupancy増加

->対策が必要

SCT upgrade用 module

- Hit occupancy増加の抑制のために**短いストリップ(2.4cm)**
- 放射線耐性向上のために
n-in-p型シリコンを使用
- module 1 台につき
読み出しASIC(ABCN)80個
- ABCN(ATLAS Binary Chip Next)
 - hitの有無を返す
 - parameter(thresholdなど)
を書き込むregister
 - command信号に応答

Supermodule

- 12台の新moduleを一度に読み出す構想

問題点

Supermodule

- 大量のABCN chipを読み出さなくてはならない
 - 12台で960個のABCNの読み出し
- >ABCNの識別番号(address:127個)の数が不足

ABCNからのoutput DATA

address情報を持つが数が足りない

BCC(Buffer Control Chip)

- BCC(Buffer Control Chip)
 - addressの種類が63個
 - ABCN 20個と送受信
 - 2lineからのdataをまとめてヘッダを加える

BCCからのoutput DATA

BCC ID

新たにaddressが加わる->address不足は解消

目的

- BCCを介した新型モジュールに対応したDAQシステムがない
- データ量が多いので素早い処理が必要

本研究の目的：

BCCを介してDAQできるシステムの開発

また、その処理速度の改善

DAQ system

DAQ software

- configurationのparameterを送信
- command送信の指令を送信
- data taking
- decode

DAQ firmware

- BCC com
- + ABCN comの送信
- multiplexed dataをFIFOに蓄積
- SiTCP FPGAとの送受信

SEABASに実装するfirmwareとPC上で走らせるsoftwareの開発 (KEK田窪氏との共同開発)

chip読み出しtest

- ゲイン、ノイズの評価
- 他DAQ(ABCNのみの読み出しシステム)のテスト結果との比較

他DAQ用セットアップ

今回セットアップ

SEABAS

hybrid w/o sensor

BCC board

他DAQ

新DAQ

DAQの処理速度

- firmware上で仮想的に大量のBCCからdataの読み出し
- 新DAQのどの部分にどれくらい時間がかかるかを調査
- 測定結果(BCC32個、1000event)

overhead:~5sec

count trailer:~60sec

data receive(socket program):~300sec

write binary file:~160sec

fill root file:~270sec

DAQの高速化

- データの保存形式をROOTからバイナリに変更
- ソケットプログラムのデータ受信部の効率化

data receive(socket program):~10sec

- 少なくとも欲しい速度：SEABASのデータ転送速度
100Mbps
- 高いマシンパワーをもつPCならば、ソケットによる受信
に関してはクリア
- あとは、いかに上手くデータを扱うか。。

summary&plan

- 新型SCTモジュールの読み出しシステムを開発
- 新旧DAQでゲイン、ノイズがほぼ一致
- 新DAQの高速化->受信部分に関しては(当面の)目的クリア
- DAQシステムに関してやること
 - データ処理の改善(高速化含む)

b

BCC経由信号読み出し

Hybrid module

chip読み出しtest

L1 trigger 100発

threshold 高い

threshold 低い

縦軸：
thresholdを
超えたhit数

thresholdの値に
応じてhit数が変化
->読み出しできている

横軸：stripのchannel

||

configurationの設定

Configuration通りの動作を確認
BCCを介してABCNが読み出せた

module test用機能の追加

- Strobe Delay Scan test(module test用機能の一つ)

chipの動作clockに対するPulse入力の相対的なtimingを決定するモジュールtest

strip

DAQ time (comparison old ver. & new ver.)

old

new

DAQ time (depending on mp)

mac

linux

DAQ time (depending on # of BCC chips)

20 BCCs data..

- ABCN: 1回で最大1300kbitsのデータ
- 960個×1300kbits~1000000kbits
- BCC clock(for sending) = 80MHz or 160MHz